刻蚀工艺深度解析：干法刻蚀vs湿法刻蚀怎么选
刻蚀工艺深度解析：干法刻蚀vs湿法刻蚀怎么选
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
大家好，我是老张。前面讲完了光刻，今天聊聊刻蚀（Etching）。如果说光刻是「画图」，那刻蚀就是「刻字」——把光刻转移到光刻胶上的图形，精确地转移到下面的材料层上。
我在Fab厂当年第一次接触到刻蚀机时，被一个现象震撼到了：干法刻蚀机工作时的等离子体会发出各种颜色的光——红色（氮气）、紫色（氩气）、淡蓝色（氟基气体）——就像科幻电影里的场景。后来我知道，通过观察等离子体发出的光（OES光谱），工程师可以直接判断刻蚀终点。
【一、各向同性与各向异性】
刻蚀最重要的分类维度是：
各向同性刻蚀（Isotropic Etching）：在水平和垂直方向以相同速率刻蚀——结果就是掩模版开口下面的材料会被「掏空」，导致侧壁向内缩进。湿法化学刻蚀基本是各向同性的。
各向异性刻蚀（Anisotropic Etching）：只沿垂直方向刻蚀，水平方向的刻蚀速率几乎为0——可以刻出陡直的侧壁，线宽控制极好。干法等离子体刻蚀可以实现各向异性。
在先进制程中，几乎所有关键层的刻蚀都要求各向异性——因为线宽已经小到纳米级，不能容忍任何侧向刻蚀。举个例子：7nm工艺的栅极间距约40nm，如果侧向刻蚀1nm，两个相邻栅极可能直接短路。
【二、干法刻蚀（等离子体刻蚀）详解】
干法刻蚀是目前先进制程的绝对主力。其核心原理是：
1. 在真空腔中通入反应气体（如CF4、SF6、Cl2、BCl3、HBr等）
2. 施加射频电源（RF Power, 13.56MHz或更高频率），使气体电离产生等离子体
3. 等离子体中的活性自由基（Radicals）与待刻蚀材料发生化学反应
4. 同时，等离子体中的离子（Ions）在自偏压的加速下垂直轰击硅片表面，提供物理溅射辅助
干法刻蚀设备主要有两种类型：
CCP（电容耦合等离子体，Capacitively Coupled Plasma）：上下两个平行板电极，硅片放在下电极上。特点是离子能量高（可独立控制偏压），但等离子体密度中等（10^9-10^10 cm-3）。适合氧化硅、氮化硅等介质刻蚀。
ICP（电感耦合等离子体，Inductively Coupled Plasma）：用线圈在腔体壁产生电感耦合电场，等离子体密度高（10^11-10^12 cm-3），且离子密度和能量可以独立控制。适合金属刻蚀和深硅刻蚀（DRIE/Bosch工艺）。
一台12英寸CCP刻蚀机价格约200-400万美元，ICP刻蚀机约300-500万美元。全球刻蚀设备市场由泛林半导体（Lam Research, 约45%）、东京电子（TEL, 约25%）、应用材料（AMAT, 约15%）三巨头主导。
【三、刻蚀的关键工艺参数】
刻蚀选择比（Selectivity）：待刻蚀材料的刻蚀速率与掩模/下层材料的刻蚀速率之比。选择比越高越好——不希望掩模被刻穿或下层被过刻蚀。典型要求：Si/SiO2刻蚀选择比>30:1。
刻蚀速率（Etch Rate）：单位时间内刻蚀的材料厚度，单位nm/min。工艺上通常要求200-500 nm/min（介质刻蚀），金属刻蚀稍慢。速率太快难以控制精度，太慢影响产量。
刻蚀均匀性（Uniformity）：在同一片晶圆的不同位置，刻蚀速率的一致性。要求片内均匀性<5%（3sigma）。腔体内气体分布、温度分布、等离子体密度分布都会影响均匀性。
关键尺寸（CD, Critical Dimension）偏置：刻蚀后图形宽度相对于光刻后的变化量。理想情况是CD偏置=0，但实际中总会有几纳米的偏差——需要光刻OPC来补偿。
侧壁倾斜角（Profile Angle）：理想的各向异性刻蚀得到90度垂直侧壁。实际情况中，可能会得到88度（略微倾斜）或者一些倒梯形——这些都会影响后续填充和电性能。
【四、不同材料的刻蚀】
1. 二氧化硅（SiO2）刻蚀：使用氟基气体（CF4、CHF3、C4F8）与O2、Ar的混合气体。SiO2中的硅原子与氟自由基反应生成挥发性的SiF4。通常使用CCP刻蚀机，在20-100 mTorr压力下进行。
2. 氮化硅（Si3N4）刻蚀：主要用CHF3/O2或CF4/O2。Si3N4的刻蚀选择性相对于SiO2可以通过调节气体比例来控制。
3. 多晶硅（Poly-Si）刻蚀：用Cl2/HBr/O2气体组合。多晶硅刻蚀是栅极工艺的关键——因为晶体管的栅长直接决定了芯片性能。
4. 金属刻蚀：Al刻蚀用Cl2/BCl3/N2（产物AlCl3挥发性好），Cu不用直接刻蚀（Cu无法形成挥发性卤化物），改用Damascene工艺（先做沟槽再填充Cu再CMP）。W刻蚀用SF6。
【五、常见工艺异常与解决方法】
1. 微负载效应（Micro-loading Effect）：图案密集区域刻蚀速率比稀疏区域慢——因为反应物消耗后在密集区域补给不足。解决方法：增大气体流量、降低压力、优化图案密度。
2. 再沉积（Redeposition）：刻蚀产物在侧壁或掩模表面重新沉积。最典型的是Si刻蚀中产生的SiOx再沉积。解决方法：减少侧向散射、添加O2形成易挥发的副产物。
3. 等离子体诱导损伤（PID）：高能离子轰击在栅氧化层上产生注入损伤。在先进CMOS工艺中，天线效应（Antenna Effect）是PID的典型表现。解决方法：加保护二极管、优化天线比规则。
4. Notching（凹槽效应）：在图案密集区和非密集区交界处出现侧壁刻蚀异常，形成凹槽。在0.13um以下工艺中尤为突出。
5. 蚀刻停止（Etch Stop）：到达下层阻挡层时刻蚀速率骤降。但如果过刻蚀时间太长，薄（只有几纳米）的阻挡层可能被击穿。这就是为什么终点检测（EPD, End Point Detection）如此重要。
【六、湿法刻蚀】
虽然干法刻蚀在先进制程中占据主导，但湿法刻蚀在特定场景中仍然不可替代：
1. 晶圆背面减薄：用HF/HNO3混合酸减薄硅片背面，用于功率器件和3D封装。
2. SiO2去除（BOE, Buffered Oxide Etch）：用NH4F缓冲的HF溶液，选择性去除SiO2但不损伤Si。
3. SiN去除：用热H3PO4（160-180C）选择性去除SiN。
4. 金属腐蚀：某些工艺步骤中需要去除特定金属残留物。
5. 缺陷显示（Defect Decoration）：利用Sirtl腐蚀液（HF+HNO3+H2O）显示硅晶体缺陷——这是工艺监控的重要方法。
湿法刻蚀的优势是设备成本低、刻蚀速率快、选择比高（部分材料组合可达1000:1以上）。缺点是各向同性导致线宽控制差、化学品消耗量大、废液处理成本高。
【七、国产刻蚀机现状】
在国内半导体设备厂商中，中微公司（AMEC）是最值得关注的刻蚀机玩家。中微的等离子体刻蚀机（Primo系列）已进入台积电5nm/3nm产线，这是国产半导体设备在先进制程上的最高成就之一。
中微的CCP刻蚀机（Primo D-RIE系列）采用双分频射频技术，可以独立控制等离子体密度和离子能量。ICP刻蚀机方面，中微的Primo TwinStar系列已经量产。
北方华创（NAURA）也在刻蚀领域快速追赶，其12英寸刻蚀机已经在国内主流Fab厂批量使用，主要覆盖成熟制程（28nm以上）。
但必须承认，在高端刻蚀机（如HARC高深宽比刻蚀、EUV光刻后的超低损伤刻蚀）上，Lam Research和TEL仍有明显优势。国产刻蚀机的腔室寿命、颗粒控制、工艺窗口等方面仍需持续优化。
【八、趋势与展望】
1. 高深宽比刻蚀（HARC）：3D NAND存储器的层数从64层到128层再到256层，要求刻蚀出深宽比>100:1的孔洞。这对刻蚀设备的挑战是巨大的——既要保证孔洞垂直度，又要避免侧壁粗糙度过大。
2. 原子层刻蚀（ALE, Atomic Layer Etch）：自对准、自限制的逐层刻蚀技术。每一步去除约0.5nm厚度的材料，精度达到原子级别。ALE被认为是5nm以下工艺中必不可少的「软着陆」技术。
3. 低温刻蚀：在-40C到-100C的低温下进行刻蚀，可以有效改善侧壁光滑度和选择比。LAM Research的低温刻蚀技术已经开始在一些关键工艺中应用。
4. 刻蚀+沉积一体化：在一些先进工艺中，刻蚀和薄膜沉积在同一个腔室中交替进行——如间隔层多重图案化（SADP）中的Spacer Deposition和Etch。
5. 刻蚀终点检测智能化：基于OES（光发射光谱）、反射率、离子电流等多元数据，结合机器学习算法，实现更精确的刻蚀终点判定。一些高端刻蚀机已经能做到在单原子层精度内停止。
【写在最后】
刻蚀是一门「减法」的艺术。在Fab厂待久了你会发现，做刻蚀工艺的人往往性格都比较「刚」——因为他们每天都在等离子体和腐蚀性气体中工作，面对的是非此即彼的「刻蚀完成/未完成」的二元结果。
💬 评论区话题讨论：
1. 干法刻蚀和湿法刻蚀，你觉得哪个更「难」？
2. 中微公司刻蚀机进台积电产线这件事，你觉得意味着什么？
3. 你遇到刻蚀工艺中最头疼的问题是什么？
觉得有收获的话，点赞、收藏、转发，让更多人读懂国产芯片的硬核技术！👇
数据可视化
图1：干法刻蚀 vs 湿法刻蚀原理对比
图2：干法 vs 湿法刻蚀多维度评分对比
