一张图说清楚：从砂子到芯片，FAB里这28天到底发生了什么？

发布时间：2026-07-25 09:30 | 阅读：1,892 | 原创

01 问题背景：芯片是怎么从砂子变出来的

很多人知道芯片是"光刻"出来的，但对FAB里的完整流程一知半解。我第一次进Fab的时候，穿上无尘服走了一圈，看着那些巨大的设备，脑子里只有一个问题："这块硅片进去，那块芯片出来，中间到底经历了什么？"

后来我花了半年时间，把FAB里的28天全流程梳理清楚了。今天用一张时间轴图，加上每个关键步骤的说明，把这个过程完整呈现出来。

02 FAB 28天全流程时间轴

芯片制造是一个典型的"长流程、多工序、高精度"的生产过程。一片12寸晶圆，从上线到出货，通常需要25-35天（28天是行业平均值），经历上千道工序。

【图1：FAB 28天晶圆制造主流程时间轴】

03 每个阶段的核心工序详解

【Day 1-3：硅片验收与预处理】

FAB用的硅片是"抛光片"（Polish Wafer），从硅锭切割下来后，需要经过CMP（化学机械研磨）才能达到纳米级平整度。进FAB第一步是IQC（来料检验）：检查晶圆尺寸、表面粗糙度、颗粒度。不合格的晶圆直接退货。

【Day 4-7：薄膜沉积（CVD/PVD）】

芯片的本质是在硅片上堆叠不同材料的薄膜，再通过光刻和刻蚀形成电路图案。CVD（化学气相沉积）是最常用的薄膜生长方式。8寸晶圆厂常用的Tube CVD沉积温度在400-800摄氏度，一炉能同时处理50-100片晶圆。

【Day 8-11：光刻（Lithography）】

光刻是芯片制造中最核心的环节，也是Fab里最昂贵的设备——一台EUV光刻机售价超过1.5亿美元。光刻的基本原理是：用紫外线照射涂有光刻胶的晶圆，通过掩模版（Mask）形成图案，再显影去除曝光/未曝光的光刻胶，留下电路图案。

【Day 12-16：刻蚀（Etch）】

刻蚀是把光刻形成的图案"转移"到下层材料中的工艺。干法刻蚀（ICP/CCP）占FAB刻蚀工序的95%以上，用等离子体轰击晶圆表面，物理+化学双重作用去除材料。刻蚀的精度直接决定线宽（CD，Critical Dimension）。

【Day 17-21：离子注入（Implant）】

离子注入用于改变硅片的导电性。通过加速器把磷、硼等杂质离子打入硅晶体，改变局部区域的载流子浓度，形成P型/N型半导体。注入后需要退火（Anneal）激活杂质，修复晶格损伤。

【Day 22-25：CMP研磨】

每一层工艺完成后，晶圆表面都会变得不平整（因为沉积、刻蚀的膜厚不均）。CMP通过"化学腐蚀+机械研磨"双重作用，把表面研磨到纳米级平整度，为下一层光刻做好准备。

【Day 26-28：测试与出货】

WAT（Wafer Acceptance Test）测晶圆上特定测试结构的电学参数；CP（Circuit Probing）逐颗测试芯片功能，挑出坏die，生成Die Map。良率=Good Die数/总Die数，这是FAB最核心的KPI。

04 FAB良率的本质：不是"做得多好"，而是"坏得少"

很多人以为良率是"做得好"，其实FAB良率的本质是"坏得少"。一片12寸晶圆上平均有500-800颗Die，每颗Die的良率贡献是独立的。从统计学上说，Fab的良率取决于各道工序缺陷密度的叠加。

【图2：FAB 28天良率随工艺进度变化趋势】

从图中可以看出：良率在前期波动大（工艺参数在调优），中后期趋于稳定。这个阶段FAB的工作重心是"控缺陷"——减少颗粒沾污、降低设备微振动、控制温湿度，任何一个细节都可能影响良率。

05 总结

FAB的28天流程，本质是一个"逐层叠加、逐层检测"的过程。每一层工艺完成后都要检测，不合格的晶圆直接报废，不会流入下一道工序。

作为FAB工程师，理解这28天的完整流程，是做好任何一个岗位的前提。工艺工程师要知道前后道工序的关联，设备工程师要知道设备状态对良率的影响，整合工程师要知道全流程的瓶颈在哪里。

芯片制造是现代工业的皇冠，而FAB是皇冠上最璀璨的那颗明珠。知道这28天里发生了什么，你会对芯片行业有更深的敬畏。

---

本文首发于博客：半导体智能制造 | MES工程师实战笔记

https://blog.csdn.net/yeflashzhihui