半导体制造术语体系必知必会：从晶圆到芯片的全流程专业词汇
半导体制造术语体系必知必会：从晶圆到芯片的全流程专业词汇
半导体制造是精细化工与精密机械的深度交叉，其术语体系极其庞杂。我刚入行时被各种英文缩写搞得头晕目眩，CD、OEE、APC、FDC、CMP、CVD、PVD、ALD，每个缩写背后都有完整的工艺和管理知识。如果搞不清术语连同事说什么都听不懂，更不用说参与技术讨论了。本文以FAB实战为背景系统梳理核心术语，覆盖晶圆、光刻、刻蚀、薄膜沉积、CMP、量测和良率管理七大模块。每个术语我都标注了英文全称、中文解释和重要程度。最重要的原则是不要死记硬背，要在实际工作中逐步理解每个术语背后的物理意义和工艺影响，这样学到的东西才真正属于自己。
晶圆相关术语
晶圆是半导体制造的基本载体，所有芯片都是在晶圆表面一层层加工出来的。目前主流FAB全部使用300mm晶圆，因为单片晶圆产出更多芯片单位成本更低。晶圆上的Notch或Flat用于标识晶体方向，这是所有工艺对准的基础。晶圆按质量分为Prime Wafer用于产品生产、Test Wafer用于调试验证、Dummy Wafer用于批量工艺中的空位填充，每类晶圆的成本和用途差异很大。一个典型FAB每月消耗数万片晶圆，其中Test Wafer和Dummy Wafer占比超过三成。晶圆的切割研磨抛光工艺精度极高，表面平整度要达到纳米级别才能通过光刻机的接纳测试，这些都是上游硅片厂的核心竞争力所在。
Epitaxial Wafer外延晶圆是在硅衬底上生长单晶薄膜，用于提高器件性能特别是功率器件和射频器件。SOI Wafer绝缘体上硅在射频和低功耗器件中广泛使用，因为绝缘埋层可以显著降低寄生电容和漏电流提高器件速度。Reclaimed Wafer再生晶圆是经研磨抛光后重新使用的测试晶圆，成本只有新晶圆的三分之一，是FAB降低成本的重要途径。我所在的FAB去年通过再生晶圆节省了超过五百万元的成本，在半导体行业降本压力越来越大的今天这种回收利用模式非常值得推广。晶圆选型不仅要考虑技术指标还要关注供应链稳定性，2021年全球晶圆短缺期间Test Wafer价格飙升五倍，一些FAB因此开始自建Wafer Reclaim产线来降低对外部供应商的依赖。
晶圆市场高度集中，信越化学和SUMCO两家日企占据全球过半份额，市场话语权极强。国产硅片厂商如沪硅产业和立昂微已经实现了12英寸硅片的量产供货，这是一个非常了不起的突破。但是在高端衬底领域国产产品仍有差距，特别是在缺陷密度和表面颗粒控制方面。不同晶圆类型的电阻率、氧含量和翘曲度等参数差异很大，选错会导致后续工艺出现大量缺陷。我见过一个案例因为用了电阻率不对的晶圆导致CMP去除速率异常，整个批次二十片全部报废，损失超过十万元。所以晶圆入库前的来料检验绝对不能马虎，每批次都要抽查关键参数确保满足工艺要求，这是质量管控的第一道关卡。
晶圆常用的晶向包括P型掺硼和N型掺磷，对应不同的电学特性和应用场景。P型衬底上的器件沟道为N型常用于逻辑电路，N型衬底则适用于某些特定器件结构。衬底直径从4英寸到12英寸不断增大，更大的直径意味着单片晶圆可产出更多芯片，但也带来了更严重的翘曲控制和热均匀性问题。12英寸晶圆在高温工艺中的翘曲量是6英寸晶圆的好几倍，需要通过精密的温度梯度控制来补偿。除了硅衬底外化合物半导体衬底也值得关注，GaAs用于射频器件，SiC和GaN用于功率半导体，InP用于光电器件，每种衬底都有自己独特的工艺要求和应用领域。
光刻工艺术语
光刻是半导体制造中最关键的图形化工艺，决定了芯片的最小线宽和集成度。光刻胶分为正胶和负胶两种基本类型，正胶曝光区域可溶于显影液适合精细图形，负胶则相反用于特定场景。EUV光刻胶价格极其昂贵每升超过一万美元但每片晶圆仅需几毫升。Mask掩模版承载电路图形相当于芯片的底片，一张7nm工艺的掩模版造价高达几十万美元需要用电子束直写技术制造，而且需要多层掩模版配合使用才能完成芯片的完整图形转移过程。光刻胶的存储条件非常苛刻，温度必须控制在23度左右避免紫外线照射，过冷或过热都会影响粘结度和感光性能导致CD值漂移。存放超过三个月的光刻胶需要重新验证性能才能上线使用，否则可能造成批量返工甚至报废。
Resolution分辨率指光刻能实现的最小线宽，目前EUV光刻已突破7nm进入5nm时代。Depth of Focus焦深是光刻过程中允许的焦距偏差范围，焦深越小的工艺对CMP平坦化的要求就越高。Critical Dimension关键尺寸是衡量光刻质量的核心指标通常指线路最小宽度，它的测量和控制精度直接决定了芯片性能的优劣。Overlay套刻精度衡量两层图形之间的对准误差，7nm工艺要求Overlay小于3nm这是一个非常苛刻的指标，需要光刻机的高精度对准系统和工艺工程师的精心调校才能实现。光刻机本身的价格极其昂贵，一台EUV光刻机售价超过两亿欧元交货周期长达一年半，而且维护成本也非常高，真空系统光学系统和运动系统都需要专业团队维护，全球只有ASML能生产EUV光刻机。
Develop显影是将曝光后的潜像转化为可见图形的化学过程，显影液的浓度和温度直接影响最终CD值，因此需要精确控制在很小的偏差范围内。显影后检查ADI是光刻后的第一道质量关卡，通过光学显微镜快速检查图形完整性和缺陷情况。ARC抗反射涂层用于减少反射光造成的不均匀曝光，在多层光刻中必不可少。BARC和TARC分别是底部和顶部抗反射涂层，根据工艺需求选择使用。光刻胶的选型非常有讲究，分辨率高的光刻胶往往敏感度低需要更长的曝光时间，敏感度高的光刻胶抗刻蚀能力可能就差，不同的工艺层次需要不同的光刻胶性能搭配。
显影后的检查是光刻工艺中发现问题的最早机会，经验丰富的工程师能通过ADI检查快速判断工艺是否存在偏移。曝光后烘烤PEB温度对CD值影响极大，温差必须控制在正负0.5度以内否则会导致整批晶圆CD偏离规格。光刻过程中还涉及到很多辅助工艺比如HMDS涂布用于增强光刻胶与晶圆表面的附着性避免图形脱落。底部抗反射涂层BARC的涂布厚度也需要精确控制，太薄无法有效抑制反射光太厚则影响后续刻蚀。这些辅助工艺虽然不像光刻本身那样被关注但同样重要，任何一个环节出问题都会导致最终良率下降。光刻工艺参数的完整调优需要做大量的DOE实验来建立参数响应模型，这是一个需要耐心和方法的系统工程。
刻蚀工艺术语
刻蚀是去除未被光刻胶保护的薄膜材料的过程，决定了图形的侧壁形貌和CD控制精度，是半导体制造中技术含量最高的工艺之一。干法刻蚀使用等离子体具有各向异性的特点能够实现垂直侧壁形貌，是现代精细图形转移的核心技术。RIE反应离子刻蚀是干法刻蚀中最常用的方式，它结合了物理轰击和化学反应的优点，通过Ar离子加速轰击实现方向性刻蚀同时利用F基或Cl基自由基与材料反应实现高刻蚀速率和高选择比。刻蚀速率受气体流量、射频功率、偏压功率和腔体压力四个核心参数耦合影响，这四个参数互相依赖调整其中一个就会影响其他，所以刻蚀工程师调试新工艺是一个反复尝试和优化的过程需要大量的经验积累。
湿法刻蚀使用化学溶液通常是各向同性的，边缘会钻蚀导致CD损失和图形失真。虽然湿法刻蚀在精细图形中效果不佳但在清洗步骤和粗线条刻蚀中仍然广泛使用无法被干法替代。Selectivity选择比衡量不同材料的刻蚀速率之比，高选择比意味着对下层材料的损伤小是刻蚀工艺的关键指标。Endpoint终点检测用于判断刻蚀何时完成是防止过刻蚀的关键技术，常用OES光学发射光谱通过检测等离子体中特定元素的光强变化来判断刻蚀终点。当刻蚀穿透目标层时光谱会发生突变信号变化非常明显。Chamber Cleaning腔体清洁是在工艺之间去除壁面沉积物的必要步骤，通常使用NF₃远程等离子体清洗保持腔体内部清洁。
刻蚀工艺中有很多常见的缺陷类型需要防范和解决。Micro-trenching微沟槽由离子在侧壁反射聚焦导致底部局部过刻，解决方法是降低气压减少离子碰撞散射。Notching缺口在高低密度图形过渡区出现是因为电荷积累导致侧壁被刻蚀，增加聚合物沉积可以缓解。刻蚀工程师在FAB中地位很高因为他们的工作直接决定良率上限，而刻蚀设备的维护和参数调优也是最复杂的技术工作之一。刻蚀设备的价格非常高昂，Applied Materials和Lam Research占据全球大部分市场份额，一台ICP刻蚀设备的价格在数百万美元级别，FAB中配置的数量从几十台到上百台不等。
随着工艺节点不断微缩刻蚀的重要性持续上升。28nm节点刻蚀步骤约四十道，到7nm节点已经超过百道，每道步骤都需要精确控制刻蚀速率、侧壁角度和选择比。ALE原子层刻蚀实现单原子层的精细控制是1nm节点不可或缺的技术，它采用自限制反应原理每个循环只刻蚀一个原子层。MACE金属辅助化学刻蚀是3D NAND堆叠超越两百层的关键工艺，可以实现超高的深宽比超过一百比一。Hybrid Etch结合干法各向异性和湿法选择性实现无损伤垂直侧壁，正在成为先进封装和3D集成中的新兴技术方向。刻蚀技术的未来发展方向是更低损伤、更高选择比和更高深宽比。
薄膜沉积与CMP
CVD化学气相沉积通过化学反应在衬底表面形成固体薄膜，台阶覆盖优异是薄膜沉积的主力方案。PECVD利用等离子体降低反应温度到三四百度，是目前ILD层间介电层和钝化层的主要沉积方式。CVD工艺的温度、压力、气体流量和组分配比都需要精确控制，这些参数直接影响薄膜的质量和沉积速率。薄膜的生长速率由Arrhenius方程支配温度每升高十度速率大约增加两倍。PVD物理气相沉积通过溅射或蒸发形成金属薄膜，沉积速率高但台阶覆盖差主要用于金属种子层的制备。CVD设备的主要供应商是Applied Materials和Lam Research，他们提供面向不同应用的多种CVD系统，每种系统都有自己独特的工艺窗口和适用范围。
ALD原子层沉积通过自限制表面反应实现原子级别的膜厚控制，每循环只生长约0.1nm所以控制精度非常高。ALD的台阶覆盖率超过百分之九十九，适合极高深宽比结构的均匀覆盖是先进栅极High-K材料沉积的唯一选择。ALD的生长速率慢每分钟只沉积约1nm这是它的主要限制因素，但在不需要原子级别精度的场景中仍然优先使用CVD来保证产率。ALD的另一个优势是薄膜厚度控制精度可达亚纳米级别，这是其他沉积技术无法企及的。High-K材料如HfO₂和ZrO₂的ALD沉积是先进栅极工艺的核心环节，这些材料的介电常数远高于传统SiO₂可以在更厚的物理厚度下实现更低的等效氧化层厚度从而降低栅极漏电流。
CMP化学机械抛光是唯一的全局平坦化工艺在半导体制造中不可替代。CMP使用Slurry研磨液和Pad抛光垫的组合通过化学腐蚀和机械研磨协同作用实现原子级别的表面平坦化。CMP后的残留物需要通过Post-CMP清洗步骤去除，否则残留颗粒会导致后续工艺产生缺陷。CMP的去除速率受压力、转速、Slurry流量和温度四个参数的综合影响，参数调优需要大量实验积累。典型的CMP工艺将整个晶圆表面研磨到纳米级别平整度，这是光刻工艺中精确聚焦所必需的。CMP的终点检测是一个技术难题，过抛导致电路损坏欠抛导致残留短路。目前主流方案是摩擦扭矩监测和光学反射率检测双管齐下，先进工艺还使用In-situ传感器实时监测移除厚度精度可达纳米级别。
薄膜应力管理是CVD和PVD工艺中不可忽视的问题。压缩应力过大会导致晶圆翘曲和光刻偏差造成Overlay误差，拉伸应力过大则导致薄膜开裂甚至剥离。应力测量采用曲率法Stoney公式通过测量晶圆沉积前后的曲率变化计算薄膜应力。控制应力的方法包括调整沉积温度、调整气压和调整射频功率等多个维度。多缓冲层递变应力是常用的工程方法，在两种材料之间插入一个成分递变的过渡层避免应力突变。比如从SiO₂到Si₃N₄的过渡层可以让应力从正一百MPa渐变到负两百MPa，有效减少界面应力集中。薄膜应力的精确控制是保证器件可靠性和良率的关键因素之一。
量测与良率管理
Metrology量测技术负责检测工艺参数是否达标，是FAB质量控制的基础。CD-SEM关键尺寸扫描电子显微镜测量精度可达0.5nm，是CD控制的黄金标准。光学椭圆偏振仪Spectroscopic Ellipsometry测量薄膜厚度精度达埃级别，广泛用于CVD和PVD薄膜的厚度监控。缺陷检测使用光学和电子束两种方式，光学检测效率高每小时可测超过一百片晶圆但分辨率有限约30nm，电子束检测精度高达1nm但速度很慢每小时只能测几片。因此FAB采用混合策略先用光学快速普查发现可疑缺陷后用电子束精查分类，这种策略在检测速度和精度之间取得了良好的平衡。光学检测进一步分为明场和暗场两种，明场适合检测表面图案缺陷如桥接和缺失，暗场对散射光敏感适合检测颗粒污染和刮伤。
Yield良率是衡量FAB效率的核心指标分为三个层级。Line Yield线良率衡量晶圆在制造过程中的损失等于通过完整流程的晶圆数除以投片数，主要反映生产过程控制的稳定性。Die Yield芯片良率衡量合格芯片比例等于合格芯片除以总芯片数是最受关注的良率指标，直接决定了每片晶圆的经济价值。Final Yield最终良率涵盖从晶圆投片到封装测试的全流程数据。OEE设备综合效率包含可用率、性能率和质量率三个维度，FAB的目标OEE通常设定在85%以上。APC先进过程控制包括R2R批次控制和FDC故障检测分类两个核心模块，共同构成FAB的过程控制体系。
SPC统计过程控制通过控制图监控工艺参数的稳定性是过程控制的基本手段。当SPC出现异常趋势时工程师需要及时介入分析原因进行调整，避免良率损失扩大。YMS良率管理系统汇总分析所有检测数据生成SPC控制图和良率Pareto图，帮助工程师快速识别主要良率损失来源。缺陷致死率Kill Ratio是评估缺陷严重性的核心指标，衡量某种缺陷导致芯片失效的概率。不是每个缺陷都会致死，只有落在有源区或关键路径上的缺陷才会影响器件功能。YMS系统通过将缺陷位置与电性测试结果做空间关联分析，可以精确判断哪些缺陷真正导致了器件失效，这比单纯看缺陷数量有意义得多。
MES制造执行系统是FAB的中枢神经管理从投料出货的全流程数据，包括工单管理、物料追踪、设备调度和质量管理等核心功能。EAP设备自动化系统实现设备与MES的自动交互减少人工操作带来的错误是FAB智能化的重要组成部分。这些系统的集成构成了FAB的信息化骨架，任何一个环节出问题都会影响整条生产线的效率。系统间数据不一致是最常见的IT问题，比如MES记录的工艺参数和实际机台参数对不上，需要定期做数据校验。建立统一的Master Data管理平台可以解决大部分集成问题。随着工业4.0的推进FAB的IT系统正朝着更智能化的方向演进，AI技术正在被越来越多地应用到过程控制和质量预测中。
设备管理自动化
FOUP前开式晶圆传送盒是300mm晶圆的标准载具，每个FOUP可装载25片晶圆，FOUP内部充满N₂保护气体防止晶圆被污染。AMHS自动物料搬运系统负责晶圆在FAB内的高效运输，OHT天车在空中轨道上高速运行运送FOUP穿梭于各工艺设备之间，轨道总长度以公里计。AMHS的调度算法直接影响产线效率，好的调度系统可以提升产能百分之五到十。AMHS一旦故障会导致整条生产线停摆，所以冗余设计和快速恢复能力是AMHS系统的重要指标。AMHS的维护包括轨道清洁、天车检修和系统软件升级等日常工作，维护团队需要24小时待命随时应对突发故障。
RTD实时派工系统为每批晶圆规划最优工艺路径，目标函数是最大化设备利用率和缩短Cycle Time。派工算法中规则和优化结合使用，基于规则的派工简单高效适合稳定状态，基于优化的派工在处理瓶颈设备时效果更佳。利用机器学习的RTD系统进一步优化决策，可以自动学习生产模式的变化并调整派工策略。FAB的排程是典型的NP-hard问题需要结合启发式算法和仿真优化。在FAB中每批晶圆都有不同的工艺路线和设备需求，RTD需要在满足所有约束条件的前提下找到最优排程方案。
APC闭环控制在FAB中发挥着越来越重要的作用。R2R批次控制器根据上一批次的量测结果自动调整下一批次的工艺参数，使工艺始终保持在最优状态。FDC故障检测分类系统实时采集设备的传感器数据监控设备运行状态，当检测到异常时自动报警并建议停机维护。APC系统的部署大幅减少了工艺工程师的手动调参工作量提高了工艺一致性和设备利用率。APC的维护包括模型更新、参数优化和异常告警管理等日常任务。APC工程师需要同时具备统计学、工艺工程和IT系统三方面的知识，是FAB中最综合的技术岗位之一。
MES和EAP的集成是FAB信息化的基础。MES下发工单指令给EAP，EAP将指令下达给机台执行并将执行结果反馈给MES。这种自动交互减少了人工操作的错误概率也提高了生产效率。FAB中通常采用SEMI标准的SECS/GEM协议来实现设备与主机的通信。SECS/GEM定义了设备通信的消息格式和交互流程，是FAB设备互联互通的基础。每台新设备上线前都需要进行SECS/GEM通信测试，确保EAP能正确下发工艺Recipe和接收量测数据。
新手入行建议
建议新人从自己所在的工艺模块开始每天记五个术语，一个月就能掌握一百五十个核心词汇。更重要的是理解每个术语背后的物理意义和工艺影响而不是死记硬背。当你能用术语和同事顺畅交流时说明你已经在这个行业站稳脚跟了。准备小本子随身携带遇到不懂的术语当场记下来，下班后查资料用自己的话写一遍理解。不用追求一次搞懂所有术语，半导体行业的知识体系太大了，你会有两三年的时间慢慢消化吸收。保持好奇心和学习的主动性是最重要的品质，主动学习的工程师成长速度是被动等待的好几倍。
和老工程师交流时把话题引向术语在实际工艺中的表现，比如Overlay误差怎么在生产中测量和修正比单纯背定义有用百倍。FAB里的经验传承非常重要，很多工艺诀窍不在教材里而是在老工程师的脑子里。多做实验验证是理解术语含义的最佳途径。比如你学了一个刻蚀选择比的概念，就去腔体实际试试不同参数下选择比怎么变化，这种实践学习的记忆深度远超理论学习。还有一个技巧是参加工艺异常调查Team，在排查问题的过程中你会遇到各种术语被实际应用，记得需要比看书快得多。
除了技术知识软技能同样重要。FAB是团队协作密集型的工作环境，你需要和PE、EE、YE、PIE等不同岗位的同事紧密配合。跨部门沟通能力直接影响工作效率。学会用数据说话是做FAB工程师的基本功，出现异常时不要凭感觉判断要从数据分析出发找出根因。写好报告也很重要，一份清晰的分析报告能让领导一眼看到问题的关键。FAB的工作压力不小需要背良率指标，新人要学会调整心态把压力转化为动力。
最后想说一点半导体制造的知识体系是不断演进的。五年前认为不可能的技术现在已经成为主流。保持学习的热情和好奇的心态比什么都重要。今天的术语可能五年后就被新技术替代了，但只要掌握了学习的方法就永远不会被行业抛弃。推荐每月阅读IEEE相关论文和行业报告跟踪前沿技术。加入半导体行业协会也可以获取最新的行业信息和技术动态。职业生涯的前三年是打基础的黄金时期，专注于深挖一个模块的技术细节同时保持对其他模块的宏观了解，这种T型知识结构最有利于长期发展。
参考图表
数据对比表
表1：关键技术参数对比
表2：实施效果与实际数据
