半导体测试全流程详解：从CP到FT再到SLT，芯片出厂的最后一道关

发布时间：2026-07-01 | 分类：半导体测试 | 阅读需要：8分钟

──────────────────────────────────────────────────

💡 摘要

芯片设计出来之后，能不能用、好不好用，全靠测试把关。一个先进制程芯片的测试成本占总成本的15%~30%，比封装还贵。我在FAB看着ATE测试机每天24小时运转，一个测试头一个小时烧掉几百块钱的电费——测试绝不简单。本文用工程师视角讲清楚半导体测试的全流程、核心技术、以及我这些年踩过的坑。

一、背景：为什么测试如此重要？

7nm芯片一个Die的成本就要几千块，如果封装完才发现是坏的，中间花的封装成本全白费了。所以必须在封装前测试——这就是CP测试（Chip Probing）的意义。

半导体测试分三个层次：

CP测试（晶圆探针测试）：在划片前用探针卡测试每一颗Die，筛掉坏的

FT测试（成品测试）：封装后用ATE自动测试设备全面测试性能

SLT（系统级测试）：把芯片装在真实电路板上跑系统，确保实际使用没问题

2022年我们FAB有一批晶圆，CP测试良率90%，封装后FT良率掉到75%。排查了半个月，发现是封装厂商的焊料球杂质超标，导致焊点接触不良。从此我们增加了来料检验——测试不只是测芯片，还要测封装。

▲ 图1：半导体测试全流程

二、技术原理：ATE测试机怎么工作的？

2.1 ATE的核心架构

ATE（Automatic Test Equipment）是测试的核心设备。一台高端SoC测试机（如Teradyne UltraFLEX、Advantest T5833）售价数百万美元。

测试头（Test Head）：直接接触芯片的部分，包含探针卡接口和驱动电路

引脚电子（PE, Pin Electronics）：每个引脚独立驱动，生成测试模式和捕获响应

DPS（设备电源）：给芯片提供稳定的电源电压和电流

模式发生器（Pattern Generator）：产生测试向量序列，对芯片进行功能测试

资源控制器（Resource Controller）：管理测试资源和数据采集

ATE的测试速度非常快——一片手机SoC芯片的FT测试时间通常控制在30~60秒以内。时间就是金钱，每慢1秒，一台百万美元设备每天少测144片，一年下来损失惨重。

2.2 探针卡（Probe Card）的学问

探针卡是CP测试的核心耗材。探针头要在显微镜下对准晶圆上的Pad焊点，一次接触几百上千个点。

我在FAB遇到过最蛋疼的事：探针卡脏了，导致一批芯片测出来全是开路故障。工程师趴在地上擦了3小时探针头，良率从68%恢复到92%。从那天起，我们每天开工前必做一次探针卡清洁。

三、实战：一次测试良率异常的排查

2023年我们量产28nm MCU芯片，出了一批CP良率97%但FT良率只有85%的产品。症结在哪？

第一步：对比测试项——发现FT新增的IDDQ测试（静态漏电流）大量FAIL

第二步：切片分析——封装后晶圆边缘的钝化层有微裂纹，导致封装应力下漏电

第三步：根源——封装前划片（Dicing）的刀片磨损，切偏了3μm，损伤了钝化层

解决：更换划片刀片，减少划片速度从250mm/s降到150mm/s

效果：FT良率回升到96%

▲ 图2：芯片测试各环节成本占比

四、测试良率分析代码

以下代码实现测试良率的实时分析和良率Bin Chart（良率饼图）：

import matplotlib.pyplot as plt import numpy as np class TestYieldAnalyzer: def __init__(self, total_dies): self.total = total_dies self.bins = {} # {bin_name: count} def add_bin(self, name, count): self.bins[name] = count def yield_rate(self, pass_bins=None): if pass_bins is None: pass_bins = ['PASS'] good = sum(v for k,v in self.bins.items() if k in pass_bins) bad = self.total - sum(self.bins.values()) self.bins['UNTESTED'] = bad return (good + bad) / self.total * 100 if self.total > 0 else 0 def plot_bin_chart(self, save_path="bin_chart.png"): fig, (ax1, ax2) = plt.subplots(1, 2, figsize=(12, 5)) labels = list(self.bins.keys()) values = list(self.bins.values()) # 饼图 colors = ['#27AE60' if l == 'PASS' else '#E74C3C' if l.startswith('FAIL') else '#F39C12' for l in labels] ax1.pie(values, labels=labels, autopct='%1.1f%%', colors=colors, startangle=90, textprops={'fontsize': 8}) ax1.set_title('测试结果分布 (Bins)', fontsize=12, fontweight='bold') # 良率趋势 ax2.bar(range(len(values)), [v/self.total*100 for v in values], color=colors, alpha=0.8) ax2.set_xticks(range(len(labels))) ax2.set_xticklabels(labels, rotation=45, fontsize=7) ax2.set_ylabel('占比 (%)') ax2.set_title('各Bin占比', fontsize=11, fontweight='bold') yield_rate = sum(values) / self.total * 100 ax2.axhline(y=yield_rate, color='#27AE60', linestyle='--', label=f'PASS率={yield_rate:.1f}%') ax2.legend(fontsize=8) plt.tight_layout() plt.savefig(save_path, dpi=150); plt.close() return save_path # 使用示例 ana = TestYieldAnalyzer(total_dies=10000) ana.add_bin('PASS', 8930) ana.add_bin('FAIL_VOLTAGE', 320) ana.add_bin('FAIL_SPEED', 210) ana.add_bin('FAIL_LEAKAGE', 180) ana.add_bin('FAIL_PIN', 95) ana.plot_bin_chart()

💡 代码说明：

Bin分析是测试工程师的基本功，PASS率不等于好品率，还要看各FAIL类型分布

PASS/FAIL/VOLTAGE等Bin分类与ATE测试定义一致，可直接对接MES系统

良率趋势图帮助快速定位批量性问题（如FAIL_VOLTAGE突然增加一般意味着电源纹波异常）

五、效果对比

六、实施建议

新建测试产线要点：

CP测试：选择探针卡时，优先考虑耐用的垂直探针，寿命比悬臂探针长3~5倍

FT测试：DOE优化测试程序，在保证覆盖率前提下压缩测试时间

SLT：模拟真实系统环境设计测试板，不要只测功能，要测实际性能

关键风险：

测试过覆盖会浪费产能（测试成本增加30%可能仅提升0.1%覆盖率）

测试不足会流出不良品（客户投诉一次罚款几十万）

七、进阶方向：AI赋能测试

传统的测试方案是"确定性测试"——提前写好测试向量，芯片执行一遍。但对于AI芯片这样的复杂SoC，几十亿晶体管的测试向量动辄几GB，传统方法越来越吃力。

基于AI的自适应测试：用机器学习模型预测Die是否可能FAIL，减少冗余测试

BIST（内建自测试）：在芯片内部集成测试电路，大幅减少ATE依赖

大数据分析预测：收集SPC数据预测哪些批次可能出问题，提前干预

3D堆叠测试：HBM内存测试需要在堆叠后进行，对测试良率和可环通性要求极高

──────────────────────────────────────────────────

📝 你在FAB里遇到过最离奇的测试异常是什么？欢迎评论区分享！

📁 VIP资源：测试良率分析模板（含Bin分析、Pareto图、良率趋势），回复"测试"获取下载链接。

━━━━━━━━━━━━━━━━━━━━━━━━━━ 🔔 觉得有用就点个关注！每天分享半导体FAB实战经验，从PE到PIE的完整成长路径都在这里。 ━━━━━━━━━━━━━━━━━━━━━━━━━━

━━━━━━━━━━━━━━━━━━━━━━━━━━ 📝 讨论时间：你在FAB遇到过类似问题吗？是怎么解决的？欢迎在评论区分享你的经验！ ━━━━━━━━━━━━━━━━━━━━━━━━━━

💎 本文配套VIP资源：半导体AI工具包（SPC异常检测+FDC规则模板+AI良率预测模型），已在CSDN资源区上架。