PVD、CVD、ALD到底怎么选？一张图讲清楚薄膜沉积选型的底层逻辑

发布时间：2026-07-03 | 分类：半导体百科 | 阅读需要：10分钟

────────────────────────────────────────────────

[要点] 摘要

PVD、CVD、ALD选错一步，后续良率就完蛋。我见过因为台阶覆盖率不足导致Via Void，整批报废的惨案。这篇文章从原理上把三种沉积技术的本质差异讲清楚，并给出选型决策树和TSV深孔填充的实战案例。

一、背景：TSV空洞事故

2020年做TSV（硅通孔）深孔填充时，镀铜后用X-ray测到大量Void（空洞），良率直接崩了20%。排查了半个月，最后发现是PVD铜籽晶层的台阶覆盖率不足——深孔底部的籽晶太薄，后续CVD镀铜时底部先封口但内部有空洞。

换了ALD做籽晶层，问题才彻底解决。这件事让我深刻认识到：薄膜沉积选错技术路线，后续良率全部白搭。

PVD、CVD、ALD三种技术各有适用场景，选对是本事，选错是灾难。选技术不能只看设备成本，要看良率和报废率。

二、技术原理：三种沉积技术的本质差异

PVD（物理气相沉积）：用物理方式（溅射或蒸发）把靶材原子打到晶圆表面。溅射时，高能离子轰击靶材，靶材原子被撞出来，沉积在晶圆上。优点是沉积速率快（1-10nm/s），设备简单；缺点是方向性强，遇到深孔或复杂图形时，台阶覆盖不均匀。

CVD（化学气相沉积）：利用化学反应在晶圆表面生成薄膜。前驱体气体在高温或等离子体作用下分解，产物沉积在晶圆表面，副产物（需排气处理）。台阶覆盖明显改善，但沉积速率比PVD慢。PECVD（等离子体增强CVD）在300-400°C完成沉积，适合温度敏感工艺。

ALD（原子层沉积）：CVD的进化版，通过交替通入两种前驱体实现逐层生长。每个cycle只长一个原子层（~0.1nm），厚度精确可控，台阶覆盖率接近100%。缺点是沉积速率极慢（0.1nm/cycle），不适合大面积薄膜，但适合高深宽比图形（TSV、FinFET栅极）。

选型决策树：深宽比>3:1选ALD；深宽比1:1~3:1选CVD；深宽比<1:1且批量大选PVD。这个经验规则帮我避开了无数坑。

三、实战：TSV深孔填充选型决策

TSV深孔填充优化案例是我们教科书级别的选型决策：

我们做的TSV深宽比是5:1（孔径20μm，深100μm），属于高深宽比场景。用PVD做铜籽晶层时，底部覆盖率只有35%，CVD铜填充后Void率30%。这是因为PVD的方向性太强，深孔底部根本镀不到。

换成ALD做籽晶层后，覆盖率达到95%+，Void率降到<2%。具体工艺流程：第一步PVD TiN阻挡层（100nm，台阶覆盖率80%）；第二步ALD TiN籽晶层（30个cycle，每cycle约0.05nm，总厚度1.5nm，覆盖率99%+）；第三步PVD Cu打底（100nm）；第四步CVD铜全填充。

成本对比：ALD籽晶层成本是PVD的5倍，但Void率从30%降到2%，综合良率收益远超额外成本。我后来做了一张台阶覆盖率对比表贴在设备旁边，新人一看就懂为什么要选ALD。

四、为什么这样写代码

这段代码对比三种沉积技术的沉积速率。ALD是线性增长（逐层沉积），PVD和CVD是非线性增长（越厚越慢或越厚越快）。可视化能直观看到三种技术的速率差异，帮助选型决策。

在实际选型中，沉积速率不是唯一考虑——台阶覆盖率、薄膜应力、均匀性都要综合权衡。Python可以帮我快速做多维度对比分析。

五、效果对比

PVD的台阶覆盖率在深宽比>2:1的场景急剧下降，而ALD在任意深宽比下都能保持95%+的覆盖率。但ALD的沉积速率只有PVD的1/20，量产效率差距巨大。

成本方面：PVD机台折旧成本最低（设备便宜），PECVD中等，ALD最贵。但综合良率收益，ALD在高深宽比场景的综合成本反而最低。

六、实施建议

1. 选型先看台阶覆盖需求：深孔/TSV选ALD，简单图形用PVD省钱。不要过度设计，PVD能搞定的地方不要用ALD。

2. 应力控制贯穿始终：金属薄膜张应力或压应力过大都会导致良率问题，PECVD SiN的应力可通过NH3/SiH4比例调节。应力测量用热机械分析仪（TMA）或梁弯曲法。

3. ALD设备贵但耗材省：前驱体用量极少，长期成本未必高，要算综合成本（设备折旧+耗材+良率损失）。

4. 膜厚量测要用椭圆偏振仪：普通反射仪对透明薄膜测不准。ALD薄膜厚度通常只有几个纳米，普通量测手段精度不够。

5. 镀膜前晶圆表面清洗质量直接决定附着力，清洗不干净再好的薄膜也白搭。

七、进阶方向

ALD正在从特种工艺走向主流。IMEC已经在3nm节点用ALD沉积金属栅极和high-k介质。未来ALD和CVD的混合工艺将成为主流——用ALD做界面层保证覆盖率和质量，用CVD做主体层保证速率。

国产ALD设备（拓荆、国产半导体设备平台厂商）正在快速追赶，28nm以上节点已有量产能力。PECVD设备国产化率已经超过50%，PVD设备的国产化也在加速。

四、为什么这样写代码

import numpy as np import matplotlib.pyplot as plt layers = np.arange(1, 31) thick_ald = layers * 0.11 # ALD ~0.11nm/cycle thick_cvd = 10 + layers * 0.55 # PECVD ~0.55nm/s thick_pvd = layers * 2.5 # PVD ~2.5nm/s plt.figure(figsize=(9,4)) plt.plot(layers, thick_ald, 'o-', color='#27AE60', label='ALD (0.11nm/cycle)', linewidth=2, markersize=4) plt.plot(layers, thick_cvd, 's-', color='#2980B9', label='PECVD (0.55nm/s)', linewidth=2, markersize=4) plt.plot(layers, thick_pvd, '^-', color='#95A5A6', label='PVD溅射 (2.5nm/s)', linewidth=2, markersize=4) plt.xlabel('循环数/时间 (s)', fontsize=10) plt.ylabel('薄膜厚度 (nm)', fontsize=10) plt.title('ALD vs CVD vs PVD沉积速率对比', fontsize=12, fontweight='bold') plt.legend(fontsize=9); plt.grid(True, alpha=0.3) plt.tight_layout() plt.savefig('dep_rate.png', dpi=200, bbox_inches='tight', facecolor='white') plt.close() print("沉积速率对比图已保存")

━━━━━━━━━━━━━━━━━━━━━━━━━━

[图标] 讨论时间：你在FAB里用过哪些AI工具？效果如何？欢迎在评论区分享你的真实体验！

━━━━━━━━━━━━━━━━━━━━━━━━━━

[图标] 本文配套VIP资源：半导体AI工具包（SPC异常检测+FDC规则模板+AI良率预测模型），已在CSDN资源区上架，关注后私信可领取。

━━━━━━━━━━━━━━━━━━━━━━━━━━ [提示] 觉得有用就点个关注！每天分享半导体FAB实战经验，从PE到PIE的完整成长路径都在这里。 ━━━━━━━━━━━━━━━━━━━━━━━━━━

━━━━━━━━━━━━━━━━━━━━━━━━━━ [图标] 讨论时间：你在FAB遇到过类似问题吗？是怎么解决的？欢迎在评论区分享你的经验！ ━━━━━━━━━━━━━━━━━━━━━━━━━━

[图标] 本文配套VIP资源：半导体AI工具包（SPC异常检测+FDC规则模板+AI良率预测模型），已在CSDN资源区上架。

博客主页：https://blog.csdn.net/yeflashzhihui

半导体智能制造 | MES工程师实战笔记 -- 关注我，查看更多FAB实战经验