LED晶圆CP测试原理：流程与行业标准
【摘要】
CP（Chip Probing）在晶圆未划片状态下用探针逐颗接触Die电极，测出电学、光学与可靠性参数并按Bin规则判档，是LED晶圆上唯一能给出逐颗性能数据的测试。Micro-LED与COW场景下，CP同时承担筛选与担责双重角色：BinMap从这里生成，转移设备避坑靠它，测试漏检没有第二次机会。
【核心要点】
- 系统构成：探针台、探针卡、测试机（源表）、上位机软件四部分；判档逻辑写错一档整片全错，软件层最易被低估。
- 参数三类：VF多电流档加IR、VZ、INT1为电性；LOP、WLD、WLP、HW为光学；ESD加ESDIR为可靠性。
- 判档三层：硬限直接判NG，分档层按区间细分Bin，灰区层定义复测或放行规则。
- 流程三关：测前标准片校准，测中接触监控，测后数据复核，缺一关数据可信度存疑。
- 检测分工：PL筛外延、AOI筛外观、CP筛电性与性能、FT把关成品，层层收敛。
【适用场景】
- LED、Micro-LED产线建立CP测试程序与验证流程。
- 测试工程师设计Bin规则与灰区处理策略。
- 良率工程师定义CP报表口径与数据落库分层。
- 设备选型时评估多站点并行测试的节拍与风险平衡。
# 一文读懂 LED 晶圆 CP 测试原理、流程与行业标准
CP 到底在测什么：一句话版本
CP 是在晶圆还没划片的状态下，用探针逐颗接触 Die 的电极，模拟真实通电条件，把每颗芯片的电学、光学、可靠性参数全部测出来，再按预设规则给出合格与否和档位判定。一句话概括：在整片晶圆上做一次高粒度的"体检"，体检报告跟着晶圆一起走。
传统 LED 行业里 CP 的地位是分选：测完分档，后道按档出货。到了 Micro-LED 和 COW 时代，CP 的角色重了很多——它是下游唯一的数据来源，BinMap 从这里生成，坏点清单从这里出，转移设备避坑靠它，屏幕一致性靠它。CP 测漏了一颗，后面所有环节都把这颗雷带到显示屏上。
测试系统构成：四块硬件加一套软件
一套完整的 CP 系统由四部分组成。
探针台是机械主体，负责晶圆的装载、定位、逐颗步进。XY 平台的定位精度直接决定探针能不能准确压到几十微米宽的 PAD 上，Z 向压针机构控制接触压力，气浮减振和温控平台保证长时间运行的稳定性。国内矽电的 L 系列机型在 LED 和 Micro-LED COW 测试场景用得很广，具体到 COW 应用还有配套的 Map 读取和坐标联动功能。
探针卡是电接触界面。LED 常用悬臂针或 MEMS 针，Micro-LED 小 PAD 场景对针尖半径、针型排布、共面性要求极高。探针卡是耗材，针尖磨损、污染、变形都会表现为接触电阻上升和测试数据漂移，必须按次数和点检数据定期维护更换。
测试机（源表/驱动板）提供激励和测量。LED 测试的核心动作是恒流源灌电流、四线法测电压，反向测试时反向加压、测漏电流。精度、采样速度和量程切换逻辑决定了测试节拍。
上位机软件负责测试程序调度、参数计算、判档和落库。测试序列、阈值窗口、Bin 规则都在软件里配置，测完的数据要生成 BinMap 和参数明细文件。软件这一层最容易被低估：硬件再好，判档逻辑写错一档，整片晶圆就全错。
测试参数全景：电性、光学、可靠性三大类
电性参数是基础盘。正向测试按多电流档取 VF，小电流档（比如 1 毫安）看 PN 结本征特性和微小漏电，工作电流档（比如 20 毫安）对应实际使用状态，大电流档看串联电阻和电流扩散能力。几档 VF 对照着看，能区分出漏电型、接触电阻型、电流扩散型等不同类别的不良。反向测试在规定偏压下取 IR，这是 PN 结质量和侧壁损伤最灵敏的指标。部分产品还测 VZ（反向齐纳击穿电压，看保护结构）和 INT1（IV 曲线截距，抓 VF/IR 都正常但结区有微损伤的灰色不良）。
光学参数是 LED 的特色。电注入点亮状态下测光功率 LOP 和波长，波长又分主波长 WLD（人眼感知的颜色）和峰值波长 WLP（光谱最高点），两者差值反映光谱形状，配合光谱半高宽 HW 一起看显色质量。光学测试对环境光屏蔽、积分球或探测器标定要求严格，否则数据系统性偏差。
可靠性参数主要是 ESD。人体模型（HBM）多档位放电，看芯片能扛住多少伏，同时记录 ESDIR（放电后的漏电变化）抓隐性损伤。只看"ESD 过没过"是不够的，放完电没死但漏电明显抬升的 Die，装机后大概率提前失效。
逐颗测试流程：从对位到判档
单颗 Die 的测试循环是这样的：探针台按坐标把晶圆移到目标 Die 下方，视觉系统做精细对位修正，Z 轴下压探针到设定压力（过压量按针型和 PAD 材质定，典型几十微米），接触稳定后测试机按序列执行——正向加流测 VF 各档，反向加压测 IR，有需要的话电注入点亮测 LOP 和波长，最后跑 ESD 档位。每项参数与阈值比对，得出单项判定，再按 Bin 规则综合出整颗 Die 的档位。测完探针抬起，平台步进到下一颗，循环直到全片。
全片流程前后还有三件事不能省。
测试前：标准片校准。用已知参数的参考晶圆或标准 Die 验证机台状态，VF、LOP、波长三个关键参数的复现性要达标才能开测，否则当天的数据全部存疑。
测试中：接触监控。接触电阻异常升高、某根针开路，都会造成整批数据异常。量产程序里要埋参数自检逻辑，比如 VF 突然全体抬升零点几伏，大概率是针尖氧化，要停下来处理而不是继续测。
测试后：数据复核。Bin 分布突变的晶圆（比如某档占比异常翻倍）、Map 上呈规则图形的不良聚集，都要触发人工复核，先排除测试系统自身问题，再定性为产品问题。
判档逻辑与 Bin 规则
判档的核心是把连续的物理参数映射成离散的档位。典型做法分三层。
硬限层：任何一项触及绝对上限或下限直接判 NG，比如 IR 超过五微安、ESD 低于最低档。硬限是安全底线，不参与博弈。
分档层：合格 Die 按参数区间细分成 Bin。VF 按区间分成几档，波长按纳米带宽分档，LOP 按亮度分档，多个维度组合出最终的 Bin 编号。分档窗口的设计要平衡两个东西：窗口太窄，单档数量少，下游拼屏凑不齐；窗口太宽，档内离散大，一致性差。
灰区层：阈值附近总有一批 Die 落在"过线但没过多少"的区间。成熟的产线会给灰区定义处理规则——直接放行、标记复测、或按客户要求收紧。灰区规则定得含糊，是产线争议的高发区。
还有一个 LED 行业特有的问题：光学参数和电性参数的档位要联动。VF 同档的 Die 波长可能差好几纳米，下游要的是"VF 和波长都同档"的组合，Bin 规则设计时必须提前和客户对齐维度和优先级，否则测完才发现档位维度不对，返工成本极高。
行业通行做法与标准框架
LED CP 没有像逻辑芯片那样完全收敛的单一标准，但行业里有一套约定俗成的框架。
测试条件标准化：VF 和 LOP 在规定电流、规定脉宽、规定温度下测。脉宽要短到避免自发热影响（典型百微秒级），环境温度要受控，同一批数据必须在同条件下测，否则档位没有可比性。
ESD 测试参照 HBM 模型的电压分档，常见按 500 伏起步逐档加压，判据是放电后功能失效或漏电越限。量产多采用单档通过的简化方案，可靠性要求高的产品用多档加压加 ESDIR 记录的完整方案。
数据规范：CP 输出至少包含 BinMap、逐颗参数明细和批次统计三层。COW 场景下坐标体系要与晶圆物理方位严格对应，文件格式与下游转移设备对齐。测试设备的 STDF 等标准格式在半导体行业通用，LED 行业则更多用 CSV 和自定义 Map 格式，重点是字段定义白纸黑字写清楚。
复测规则：探针接触不良会造成单点异常，行业通行做法是对 NG Die 做原地复测（重扎），复测仍 NG 才最终判坏。复测次数、复测参数范围要在程序里固化，避免人为随意干预。
CP 在测试体系里的位置：与 PL、AOI、FT 的分工
一颗芯片从材料到成品要经过好几类检测，容易混，摆在一起就清楚了。
PL 光致发光：在外延完成后做，用激光激发材料发光，不接触、不通电，测的是外延层的波长和亮度分布。它的定位是外延的体检，能在芯片做出来之前发现外延异常，属于最前端的筛查。
AOI 光学外观检测：在制程和减薄之后做，用相机扫描晶圆表面，找的是形态缺陷——崩边、划伤、残胶、颗粒、图形缺损。它回答的是"看起来对不对"。
CP 晶圆探针测试：在制程全部完成、晶圆还没划片时做，通电测电性和光学参数，回答的是"用起来对不对"。它是第一道也是唯一一道能给出逐颗性能数据的测试。
FT 成品终测：在封装或者转移键合之后做，测的是成品状态下的性能，包含封装或者键合引入的影响。
四者的关系层层收敛：PL 筛外延，AOI 筛外观，CP 筛电性与性能，FT 把关最终成品。CP 处在承上启下的位置，它把前面所有工序的结果量化，又为后面的分选或转移提供依据。跳过 CP 直接做 FT 是做不到的，因为 FT 阶段芯片已经离开晶圆，无法逐颗对应回原始位置。
测试程序的开发与验证流程
CP 测试程序不是固定模板，每换一个产品都要重新建立或者修改。规范流程大致四步。
新建阶段：从产品规格书提取参数项和阈值，参照同类产品的程序做模板改型，配置测试序列、电流电压档位、判定逻辑和输出格式。
调试阶段：在少量试产晶圆上跑，看数据有没有明显异常——参数分布是否合理、Bin 分布是否符合预期、测试节拍是否可接受。这一步主要抓配置错误。
验证阶段：用标准片或者已知批次的晶圆跑完整程序，把结果和历史数据做统计比对（均值、标准差、分档占比）。同时做重复性验证：同一片晶圆连续测三次，看参数漂移是否在允许范围内。
固化阶段：验证通过后冻结程序版本，写入变更记录，纳入配置管理。后续任何调整都要走变更流程。
这四步里最容易被跳过的是重复性验证。很多产线觉得"跑通了就是好的"，结果上线半年才发现某台机台的重复性一直在边界上，那半年数据的可信度都要打问号。
多站点并行测试与节拍计算
COW 场景下 Die 数量是百万级，串行测试的节拍根本算不过来。举个具体的算法：单颗 Die 全参数测试假设 1.5 秒，一片 4 寸 Micro-LED 晶圆假设 80 万颗，串行就是 120 万秒，约 333 小时，半个月测一片，完全不现实。
出路是多站点并行。探针卡上集成多组探针（常见 4 站点、8 站点，高密度场景更多），一次下压同时测多颗 Die，节拍按站点数缩短。8 站点理论上把 333 小时压到 40 多小时，仍然很长。
进一步优化靠两件事。一是测试项分档：全参数测试只对首件或者抽检批做，量产用精简项组合（比如只测工作点 VF、IR、工作电流 LOP 三项），把单颗时间压到零点几秒。二是分组并行加流水线：把光学测试和电性测试拆开，放在不同工位并行处理。
这里存在取舍。测试项精简了，漏检风险上升；并行站点加多了，探针卡的同步精度和信号隔离难度上升。测试工程师的核心工作之一，就是在节拍和覆盖度之间找那个平衡点。
良率报表口径与数据统计
CP 数据出来之后，报表口径要先定清楚，否则同一批数据能算出好几种"良率"。
综合良率：合格 Die 数除以总 Die 数，或者除以撇除边缘舍弃后的有效 Die 数。分母定义不同，数字差很多，报表上必须标注清楚。
电性良率：只按电性参数（VF、IR、VZ、INT1）判定的合格比例，不含光学和 ESD。
光学良率：只按光功率和波长判定的合格比例。Micro-LED 场景里光学良率经常是短板，因为波长窗口通常比电性窗口更难满足。
ESD 良率：按静电耐压判定的合格比例，通常单独统计，因为 ESD 不良占比小但危害大。
分档良率：各 Bin 的占比分布。这一项对下游最重要，它决定能不能凑齐同档的 Die 去做一块屏。
除了口径，统计维度也要约定：按片、按批、按机台、按时间段。良率工程师日常的工作，就是在这几个维度上切片看趋势，把异常点挑出来。
数据落库：CP 数据到底要存什么
很多产线把 CP 数据当成"测完取一下结果"的东西，这是对数据价值最大的浪费。一套完整的 CP 数据资产至少包含四层。
第一层，逐颗参数明细。每颗 Die 的坐标和全部测试项原始值。这是最底层的数据，量大但不可替代，失效分析、责任追溯、工艺相关性分析全靠它。存储上要注意压缩和归档策略，一片晶圆的数据几百兆，一条产线一年下来是很大的量级。
第二层，BinMap 结果。每颗 Die 的最终判档和状态标记。下游转移设备直接消费的就是这一层，它也是良率统计的输入。
第三层，批次统计。每片的良率、各档占比、参数均值与标准差、Map 分布特征。这一层是良率工程师的日常工作面，用于趋势监控。
第四层，测试过程数据。测试时间戳、机台编号、探针卡编号、标准片校准记录、测试温度、环境参数。这一层最容易被忽略，但排查"这批数据为什么和上批不一样"的时候，它往往是唯一的线索。同一台设备、同一套程序，换了探针卡数据就变，如果没有记录探针卡编号，等于查不出原因。
四层数据建起来之后，良率分析才能从"看结果"升级到"找原因"。数据治理这件事在良率提升中的作用，经常被低估。
与其他环节的衔接：CP 数据怎么被用起来
CP 数据在下游至少有四个用途，每个用途对数据的要求都不同。
用于分选或转移：要求坐标准确、坏点编码与设备匹配、文件格式符合接口约定。数据错一位，设备就拾错一颗。
用于良率分析：要求参数完整、口径统一、历史数据结构一致（字段增删要有版本记录，否则趋势图会断）。
用于工艺改善：要求数据能和工艺参数关联。比如某台 MOCVD 长出的外延片，CP 上波长分布有什么特征；这种关联分析是良率提升的主要抓手。
用于客户交付与追责：要求数据可长期保存、可检索、可验证。客户半年后反馈某批屏幕有异常，能不能调出那一批的原始数据，直接决定沟通的效率和定责的清晰度。
从这四个用途反推，CP 数据的建设重点就很清楚了：准确、统一、可关联、可追溯。测试只是采集动作，数据的组织和治理才是资产化的过程。
产线上最常见的四个坑
坑一：接触电阻混进 VF。针尖氧化、压力不足时，接触电阻串进回路，VF 读数整体抬高，整批被误判 VF 偏高。识别办法是看 Map——接触问题造成的 VF 偏高往往呈簇状或整针列状分布，且复测后消失。
坑二：自发热污染波长。脉宽设置过长，结温升高，波长红移，测出来的波长比真实值偏大。同一批混用不同脉宽的数据，档位就乱套了。
坑三：ESD 只看通过档。ESD 放电通过但 ESDIR 明显抬升的 Die 是定时炸弹，只记录 ESDPASS 字段的产线等于没有隐性损伤筛查。这个坑在量产爬坡期特别常见。
坑四：机台漂移无监控。源表的老化、探针卡的磨损、温控的漂移都是缓变量，没有标准片日校和参数趋势监控的话，某天起整批数据系统性偏移了都不知道，直到客户投诉档位不对。
CP 的本质是用一套受控的测量系统，给晶圆上的每一颗 Die 建立可信的数字档案。系统可信，档案才可信；档案可信，下游的分选、转移、拼屏才有据可依。把 CP 当成整条价值链的数据源头来建设，投入花在哪里就清楚了。
【常见坑】
- 接触电阻混进VF：针尖氧化或压力不足让整批VF虚高，Map呈簇状或整针列分布且复测消失，先查接触再动阈值。
- 自发热污染波长：脉宽过长结温升高波长红移，同一批混用不同脉宽数据档位就乱，脉宽要锁在百微秒级。
- ESD只看通过档：放电通过但ESDIR明显抬升的Die是隐性损伤源，只记录ESDPASS等于没有隐性损伤筛查。
- 机台漂移无监控：源表老化、针卡磨损、温控漂移都是缓变量，没有标准片日校和趋势监控，整批数据系统性偏移了都不知道。
- 跳过重复性验证：程序跑通不等于可信，同一片连测三次的漂移必须在允许范围内，否则历史数据可信度存疑。
常见问题（FAQ）
Q：CP、PL、AOI、FT怎么分工？
A：PL在外延后测材料发光分布，AOI在制程后筛外观缺陷，CP在划片前通电测逐颗性能，FT在封装后测成品。CP是唯一能对应回晶圆坐标的逐颗电测。
Q：分档窗口怎么定？
A：窗口窄下游凑不齐同档Die，窗口宽档内离散大一致性差。按标准片分布（约正负三个标准差）加客户要求定，电性与光学档位要联动设计。
Q：百万颗Die怎么测得完？
A：多站点并行（4或8站点）把节拍按站点数缩短，量产用精简测试项组合，再把光学与电性测试拆工位并行。节拍与覆盖度的取舍按客户敏感度定。
Q：NG Die要复测吗？
A：行业通行做法是原地复测（重扎），复测仍NG才最终判坏。复测次数与参数范围写进程序固化，避免人为随意干预。
Q：CP数据要存什么？
A：四层：逐颗参数明细、BinMap结果、批次统计、测试过程数据（机台与针卡编号、校准记录）。第四层最易忽略，却是排查批次差异的唯一线索。
【总结】
CP的本质是用一套受控的测量系统给晶圆上每颗Die建立可信的数字档案：系统可信档案才可信，档案可信下游的分选、转移、拼屏才有据可依。建设重点是把标准片校准、接触监控、数据复核三关做成例行，把判档规则、复测策略、报表口径全部固化进程序版本管理，再把四层数据资产沉淀下来，良率分析才能从看结果升级到找原因。
