薄膜沉积技术：CVD/PVD/ALD三种工艺一图看懂

【摘要】

本文系统梳理薄膜沉积领域的核心问题与落地路径。大家好，我是老张。全文围绕「CVD（化学气相沉积）：用化学反应「长」薄膜、PVD（物理气相沉积）：用物理力量「溅」出薄膜、ALD（原子层沉积）：一层一层叠出完美薄膜、三种工艺的适用场景大对比、先进工艺中的新挑战」逐层展开，给出原理说明、实操步骤与验证方法。核心结论：在Fab厂做薄膜沉积工艺的工程师，性格往往比较「温和」——因为薄膜生长是个慢工出细活的工作，急性子干不了。补充说明：CVD 依靠气相前驱体在表面反应成膜，保形性由表面反应速率与扩散速率的相对关系决定：反应受扩散限制时保形性好，受表面反应限制时容易在开口处堆积形成悬垂。温度与压力是最主要的调节手段。

【核心要点】

• CVD（化学气相沉积）：用化学反应「长」薄膜：CVD（Chemical Vapor Deposition）的基本原理是：在加热的衬底表面通入气态前驱体（Precursor），通过化学反应生成固态薄膜。
• PVD（物理气相沉积）：用物理力量「溅」出薄膜：PVD（Physical Vapor Deposition）不用化学反应，直接用物理方式把固体材料转移到衬底上。
• ALD（原子层沉积）：一层一层叠出完美薄膜：ALD（Atomic Layer Deposition）是薄膜沉积技术的终极形态——利用自限制表面反应（Self-Limiting Surface Reacti…
• 三种工艺的适用场景大对比：CVD适用：层间介质（ILD）、钝化层、硬掩模、隔离填充、多晶硅栅等。需要几十到几百纳米厚且均匀度好。选择CVD是最佳方案——在质量和效率之间达到了最佳平衡。
• 先进工艺中的新挑战：1. 低温沉积：下一代半导体的热预算越来越紧（因为FinFET和GAA器件的热稳定性限制），去开发在100C以下还能达到足够薄膜质量的沉积工艺是一个热门方向。
• 写在最后：在Fab厂做薄膜沉积工艺的工程师，性格往往比较「温和」——因为薄膜生长是个慢工出细活的工作，急性子干不了。

【适用场景】

• 膜厚与应力双重超标批次的归因分析。
• 高深宽比结构的填充方案选型：CVD、ALD 与 PVD 的组合设计。
• 新靶材或新前驱体的导入验证。
• 薄膜附着不良导致剥离的问题定位。

大家好，我是老张。今天来聊聊薄膜沉积技术——这是芯片制造中另一项核心工艺，而且是有趣到会让你着迷的那种。

在芯片的每一层之间都需要沉积各种薄膜——绝缘的（SiO2、Si3N4）、导电的（W、Cu、Al、TiN）、功能性的（HfO2高k栅介质、PZT铁电薄膜）。可以说，芯片就是个精致的「薄膜千层饼」。

一、CVD（化学气相沉积）：用化学反应「长」薄膜

CVD（Chemical Vapor Deposition）的基本原理是：在加热的衬底表面通入气态前驱体（Precursor），通过化学反应生成固态薄膜。

CVD的主要优势是台阶覆盖性好——无论图形有多复杂、深宽比有多高，都能在凹槽和孔洞的内壁上沉积出均匀的薄膜。这是因为反应气体分子可以自由扩散到图形的每一个角落。

CVD的细分类型：

APCVD（常压CVD）：在760 Torr常压下进行。设备简单、沉积速率快（几百nm/min），但薄膜均匀性和纯度一般。主要用于SiO2沉积（如TEOS + O3反应）。

LPCVD（低压CVD）：在0.1-1 Torr的低压下进行。薄膜均匀性极好（片内差异<5%），纯度高，但温度较高（600-800C）。LPCVD的Si3N4沉积温度在750-800C，是经典的STI填充工艺。

PECVD（等离子体增强CVD）：利用等离子体辅助化学反应，可以在较低温度（200-400C）下实现沉积。这是目前应用最广的CVD类型。PECVD的SiO2沉积工艺中，SiH4+N2O在300C下反应。PECVD的另一个优点是薄膜应力可控——可以通过调整沉积参数来获得压缩/拉伸应力。

HDP-CVD（高密度等离子体CVD）：在PECVD基础上进一步提高等离子体密度（10^11-10^12 cm-3）。特点是可以在很低温度下（<200C）进行高密度填充，且不会产生「悬垂」效应。在浅槽隔离（STI）填充和层间介质（ILD）沉积中广泛应用。

CVD的温度选择直接影响薄膜质量：温度太高可能引发前驱体早期分解、热预算过大；温度太低可能反应不完全、薄膜纯度下降。这就是为什么PECVD这么受欢迎——它在200-400C范围内找到了沉积速率、薄膜质量和热预算之间的最佳平衡。

CVD前驱体的选择也是一门大学问。以SiO2沉积为例：

• SiH4（硅烷）+ O2：400-450C，含氢量高，电性能不够好

• TEOS（正硅酸乙酯）+ O3：350-400C，台阶覆盖好，含碳少

• SiH2Cl2（DCS）+ N2O：700-800C，纯度高但温度太高

• BTBAS（双叔丁基氨基硅烷）+ NH3：550-600C，用于SiN沉积，副产物环保

先进制程对薄膜纯度的要求已经达到了：金属杂质=0.09um）。

二、PVD（物理气相沉积）：用物理力量「溅」出薄膜

PVD（Physical Vapor Deposition）不用化学反应，直接用物理方式把固体材料转移到衬底上。

PVD主要有三种：

溅射（Sputtering）：最主流的PVD方式。用等离子体中的氩离子（Ar+）高速轰击靶材（Target），靶材原子被「溅」出来沉积到衬底上。磁控溅射（Magnetron Sputtering）通过在靶材背面加磁场来约束电子、提高等离子体密度，溅射效率可提升10倍以上。

溅射沉积是PVD中最常用的，主要用于：

• 金属薄膜沉积（Al、Cu、Ti、TiN、Ta、TaN）——这些是互连层的关键材料

• 扩散阻挡层（TiN/TaN双层）——阻止Cu扩散到Si中（否则形成Cu3Si化合物导致漏电）

• 电极和接触（Contact）层

PVD溅射的关键参数：

• 腔体压力：1-20 mTorr（过高则Ar+的平均自由程太短，能量不够）

• 阴极功率：1-10 kW（直流电源用于金属靶材）

• 基板温度：25-400C（影响薄膜晶粒大小和应力）

• 靶材到基板距离：5-15 cm

热蒸发（Thermal Evaporation）：用电阻加热或电子束加热蒸发源材料，气化后沉积到衬底上。好处是简单、便宜；缺点是台阶覆盖极差、合金成分难以控制。主要用于实验室研究和某些特殊的器件制造。

离子镀（Ion Plating）：在蒸发或溅射的同时，对衬底施加偏压使沉积离子具有更高的能量，形成致密的薄膜。

PVD的最大劣势是台阶覆盖差——在深宽比>3:1的孔洞中，开口处沉积太多，底部却得不到沉积（「遮阳效果」）。所以PVD主要用于先进制程的前端金属层（接触层、低层互连），而高层互连中使用更先进的Cu电镀工艺。

三、ALD（原子层沉积）：一层一层叠出完美薄膜

ALD（Atomic Layer Deposition）是薄膜沉积技术的终极形态——利用自限制表面反应（Self-Limiting Surface Reaction），每次只沉积一个原子层（约0.1nm）。

ALD的典型过程（以Al2O3为例）：

Step 1：通气TMA（三甲基铝，Al(CH3)3）——TMA分子吸附在衬底表面的-OH基团上——释放CH4副产物——表面被Al-CH3单层覆盖后反应停止（自限制）——吹扫未吸附的TMA和CH4

Step 2：通气H2O——H2O分子与表面的-CH3基团反应——生成Al-O键+释放CH4副产物——表面被-OH单层覆盖后反应停止——吹扫未反应的H2O和CH4

上述一个循环（约0.5-2秒）沉积约0.1nm的Al2O3。要沉积10nm的Al2O3，就需要100个循环。

ALD的独特优势：

• 原子级精度：膜厚控制可达+-0.01nm

• 完美的台阶覆盖：100%（无论多高深宽比，再孔洞中的每一个角落都能均匀沉积）

• 薄膜密度高：接近理论密度值

• 应力可控：可以通过沉积参数调节

• 低温：大部分ALD工艺在100-300C进行

ALD的主要缺点：沉积速率极慢（0.3-1 nm/min），是CVD的几十分之一。

这个问题限制了ALD的应用场景——它不会用来沉积几百纳米厚的薄膜，而是用在需要精确控制到原子级别的关键位置：

• 高k栅介质（HfO2、ZrO2）：5nm以下工艺中替代SiO2作为栅介质，厚度仅1-2nm

• 金属栅极（TiN、TaN、W）：作为CMOS栅极的功函数调节层

• 界面钝化层（Al2O3）：在HJT太阳能电池中作为钝化层，提升转换效率

• Liner/Barrier层（TiN、TaN、Ru）：在Cu互连中作为阻挡层/种子层，仅5-10nm厚

• 铁电存储器（HfO2掺杂铁电层）：用于FeFET和FRAM

ALD设备的主要供应商是ASM International和TEL。国内在ALD设备方面，沈阳拓荆科技（Piotech）的PECVD/ALD设备已进入国内主流Fab厂，是中微和北方华创之间的有力竞争者。

四、三种工艺的适用场景大对比

CVD适用：层间介质（ILD）、钝化层、硬掩模、隔离填充、多晶硅栅等。需要几十到几百纳米厚且均匀度好。选择CVD是最佳方案——在质量和效率之间达到了最佳平衡。

PVD适用：金属导线、接触层、电极。比较薄（10-100nm），台阶覆盖要求不高。PVD在金属沉积上不二之选——因为金属卤化物前驱体很少，CVD不太容易做干净。

ALD适用：高k栅介质（HfO2）、阻挡层（TiN/TaN）、界面层、种子层。需要极薄的、精确控制到亚纳米级别的薄膜。只要预算允许、时间允许，ALD是精度之王。

实际上，在先进制程中经常组合使用。比如在Cu互连的Damascene工艺中：先用ALD沉积2-3nm的TaN阻挡层，再用PVD沉积5nm的Cu种子层，然后用电化学沉积（ECD）填充Cu。一个孔洞里用了三种不同的沉积方法。

五、先进工艺中的新挑战

1. 低温沉积：下一代半导体的热预算越来越紧（因为FinFET和GAA器件的热稳定性限制），去开发在100C以下还能达到足够薄膜质量的沉积工艺是一个热门方向。

1. 选择性沉积（Selective Deposition）：用材料表面的化学性质差异（比如在金属表面生长而不在介质表面生长），实现「自对准」沉积。这可以省掉光刻步骤，大幅降本。目前Area-Selective ALD（AS-ALD）是研究热点。

1. 高k金属栅极（HKMG）：HfO2/TiN/TaN/W的多层栅极堆叠对每一层的厚度和均匀性都提出了极高的要求。HfO2的结晶温度、界面态密度、EOT（等效氧化层厚度）控制是长期挑战。

1. 3D NAND中的超多层沉积：200层以上的3D NAND需要在一个极高深宽比（>100:1）的孔洞中均匀交替沉积多晶硅和SiO2/Si3N4叠层。这是对ALD和CVD工艺的极限考验。

1. 环境友好型前驱体：传统CVD前驱体含氟/氯基团较多，副产物有害。开发无毒、非可燃、非腐蚀性的绿色前驱体是设备公司和材料公司共同努力的方向。

六、写在最后

在Fab厂做薄膜沉积工艺的工程师，性格往往比较「温和」——因为薄膜生长是个慢工出细活的工作，急性子干不了。每层薄膜的沉积参数都需要悉心调试：温度、压力、气体流量、射频功率、沉积时间——调整任何一个参数，其他参数都需要重新平衡。

有一次我亲眼看到一位做了二十年薄膜工艺的老师傅，在确认一批次沉积质量时，用手摸了摸晶圆边缘——就这么一摸，他判断「这次的温度偏低了5度」。后来检查记录，确实温控热电偶出了0.3C的漂移。这就是经验的力量。

💬 评论区话题讨论：

1. CVD/PVD/ALD三种工艺，你之前听说过几种？考考你：Cu互连的Barrier层为什么非要用ALD？

2. 你觉得国内哪家薄膜沉积设备公司最有前景？拓荆、中微还是北方华创？

3. 你做薄膜沉积遇到过最奇葩的问题是什么？

如果觉得这篇文章对你有帮助，别忘了点赞、收藏和关注！硬核半导体科普，做最接地气的内容！👇

CVD的细分类型：

PVD主要有三种：

溅射沉积是PVD中最常用的，主要用于：

• 金属薄膜沉积（Al、Cu、Ti、TiN、Ta、TaN）——这些是互连层的关键材料

• 扩散阻挡层（TiN/TaN双层）——阻止Cu扩散到Si中（否则形成Cu3Si化合物导致漏电）

• 电极和接触（Contact）层

PVD溅射的关键参数：

• 腔体压力：1-20 mTorr（过高则Ar+的平均自由程太短，能量不够）

• 阴极功率：1-10 kW（直流电源用于金属靶材）

• 基板温度：25-400C（影响薄膜晶粒大小和应力）

• 靶材到基板距离：5-15 cm

ALD的典型过程（以Al2O3为例）：

ALD的独特优势：

• 完美的台阶覆盖：100%（无论多高深宽比，再孔洞中的每一个角落都能均匀沉积）

• 薄膜密度高：接近理论密度值

• 应力可控：可以通过沉积参数调节

• 铁电存储器（HfO2掺杂铁电层）：用于FeFET和FRAM

💬 评论区话题讨论：

CVD的细分类型：

PVD主要有三种：

溅射沉积是PVD中最常用的，主要用于：

• 金属薄膜沉积（Al、Cu、Ti、TiN、Ta、TaN）——这些是互连层的关键材料

• 扩散阻挡层（TiN/TaN双层）——阻止Cu扩散到Si中（否则形成Cu3Si化合物导致漏电）

• 电极和接触（Contact）层

PVD溅射的关键参数：

• 腔体压力：1-20 mTorr（过高则Ar+的平均自由程太短，能量不够）

• 阴极功率：1-10 kW（直流电源用于金属靶材）

• 基板温度：25-400C（影响薄膜晶粒大小和应力）

• 靶材到基板距离：5-15 cm

ALD的典型过程（以Al2O3为例）：

ALD的独特优势：

• 完美的台阶覆盖：100%（无论多高深宽比，再孔洞中的每一个角落都能均匀沉积）

• 薄膜密度高：接近理论密度值

• 应力可控：可以通过沉积参数调节

• 铁电存储器（HfO2掺杂铁电层）：用于FeFET和FRAM

💬 评论区话题讨论：

CVD的细分类型：

PVD主要有三种：

溅射沉积是PVD中最常用的，主要用于：

• 金属薄膜沉积（Al、Cu、Ti、TiN、Ta、TaN）——这些是互连层的关键材料

• 扩散阻挡层（TiN/TaN双层）——阻止Cu扩散到Si中（否则形成Cu3Si化合物导致漏电）

• 电极和接触（Contact）层

PVD溅射的关键参数：

• 腔体压力：1-20 mTorr（过高则Ar+的平均自由程太短，能量不够）

• 阴极功率：1-10 kW（直流电源用于金属靶材）

• 基板温度：25-400C（影响薄膜晶粒大小和应力）

• 靶材到基板距离：5-15 cm

ALD的典型过程（以Al2O3为例）：

ALD的独特优势：

• 完美的台阶覆盖：100%（无论多高深宽比，再孔洞中的每一个角落都能均匀沉积）

• 薄膜密度高：接近理论密度值

• 应力可控：可以通过沉积参数调节

• 铁电存储器（HfO2掺杂铁电层）：用于FeFET和FRAM

💬 评论区话题讨论：

数据可视化

图1：CVD / PVD / ALD 原理对比

图2：三种工艺能力对比（雷达图+关键参数）

---

【常见坑】

• PVD适用：金属导线、接触层、电极。比较薄（10-100nm），台阶覆盖要求不高。PVD在金属沉积上不二之选——因为金属卤化物前驱体很少，CVD不太容易做干净。
• 3. 高k金属栅极（HKMG）：HfO2/TiN/TaN/W的多层栅极堆叠对每一层的厚度和均匀性都提出了极高的要求。HfO2的结晶温度、界面态密度、EOT（等效氧化层厚度）控制是长期挑战。
• 只监控膜厚不看应力。膜厚完全达标但应力超标的批次，在后续高温工序后会出现翘曲或图形偏移，问题暴露时已经晚了两三道工序。
• 把台阶覆盖率当作固定指标。覆盖率随图形深宽比与密度变化，用一个数值代表所有图形会漏掉最险的关键结构。
• 在 ALD 上追求产能而压缩循环时间，导致前驱体吹扫不彻底，薄膜中出现杂质或厚度不均。

常见问题（FAQ）

Q：为什么沉积后硅片明显翘曲？

A：优先查薄膜应力与膜厚：应力乘以厚度得到作用在衬底上的弯矩，所以厚膜即使应力不高也可能造成可观测翘曲。其次是背side 沉积或夹具夹持带来的额外应力。可先测沉积前后曲率变化，反算应力。

Q：ALD 这么慢，为什么还值得用？

A：当结构深宽比超过约 10:1、或者需要亚纳米级厚度控制时，CVD 与 PVD 的覆盖率与精度已经无法满足。ALD 是「能用别的就不用」的工艺，只有其他方案失效时才值得付出产能代价。

Q：台阶覆盖不足会带来什么后果？

A：侧壁膜厚偏薄会在后续刻蚀或清洗中被击穿，形成断线或漏电通道。这类缺陷往往在电测阶段才暴露，追溯时需要回到沉积工序的覆盖率数据。

Q：薄膜应力可以通过哪些手段调节？

A：主要手段包括沉积温度、腔体压力、射频功率、气体配比与后退火。另外掺杂会改变晶格结构进而影响应力。调节时需要同时观察应力的符号与幅值，仅看幅值可能调反方向。

Q：为什么沉积后要立刻测量而不是等后续工序？

A：沉积参数与膜厚、应力之间是即时对应关系，越早测量越容易把偏差归因到沉积工序。若等到后续工序再发现异常，偏差来源可能已被后续工艺叠加放大，追溯难度显著上升。因此把沉积后的即测作为常规动作是必要的。

Q：保形性和致密度哪个更重要？

A：取决于结构与应用。高深宽比结构的填充与覆盖更依赖保形性；需要作为阻挡层或绝缘层的薄膜则更看重致密度。两者的工艺条件常有冲突（低压利于保形但可能降低致密度），需要按用途确定优先级。

【总结】

薄膜沉积的难点往往不在单点技术，而在于把原理、数据与现场验证串成闭环。在Fab厂做薄膜沉积工艺的工程师，性格往往比较「温和」——因为薄膜生长是个慢工出细活的工作，急性子干不了。每层薄膜的沉积参数都需要悉心调试：温度、压力、气体流量、射频功率、沉积时间——调整任何一个参数，其他参数都需要重新平衡。PVD 以物理方式把靶材原子打到晶圆上，方向性强，因此平面致密但侧壁覆盖弱。高深宽比结构上若用 PVD，必须在设计阶段就接受侧壁变薄这一事实并预留余量。建议先用小范围试点验证有效性，再逐步扩大适用范围，并保留完整的数据与判断记录以便复盘。

相关阅读

• 薄膜沉积CVD/PVD/ALD怎么选：一文看懂适用场景
• 半导体薄膜沉积：PVD与CVD选择及均匀性优化
• PVD、CVD、ALD到底怎么选？一张图讲清楚薄膜沉积选型的底层逻辑
• 半导体CVD工艺：化学气相沉积原理与薄膜质量控制

📚 同栏目延伸阅读：半导体测试全流程：从晶圆测试CP到成品测试FT、半导体封装从入门到入行：芯片的铠甲与桥梁、SPC异常处理闭环：从检测到根因到解决（工程师实战版）、CMP化学机械抛光：让晶圆表面平整到原子级