薄膜沉积CVD/PVD/ALD怎么选：一文看懂适用场景

【摘要】

本文系统梳理薄膜沉积领域的核心问题与落地路径。在半导体制造中，薄膜沉积是构建芯片结构的基础工艺。全文围绕「PVD技术详解、如何选择合适的工艺、国产沉积设备现状、结语」逐层展开，给出原理说明、实操步骤与验证方法。核心结论：CVD、PVD和ALD各有各的优势和局限。补充说明：CVD 依靠气相前驱体在表面反应成膜，保形性由表面反应速率与扩散速率的相对关系决定：反应受扩散限制时保形性好，受表面反应限制时容易在开口处堆积形成悬垂。温度与压力是最主要的调节手段。

【核心要点】

• PVD技术详解：PVD在半导体制造中的主要应用是金属薄膜沉积。常用的PVD技术包括磁控溅射（Magnetron Sputtering）和热蒸发（Thermal Evaporat…
• 如何选择合适的工艺：选择CVD、PVD还是ALD，需要综合考量以下几个因素。第一是膜厚要求。如果需要纳米级精确控制，ALD是唯一选择；
• 国产沉积设备现状：在薄膜沉积设备领域，国产化进展很快但仍有差距。北方华创（NAURA）的PVD和CVD设备已在28nm产线通过了验证，…
• 结语：CVD、PVD和ALD各有各的优势和局限。在实际FAB中，它们不是竞争关系，而是互补关系。

【适用场景】

• 膜厚与应力双重超标批次的归因分析。
• 高深宽比结构的填充方案选型：CVD、ALD 与 PVD 的组合设计。
• 新靶材或新前驱体的导入验证。
• 薄膜附着不良导致剥离的问题定位。

在半导体制造中，薄膜沉积是构建芯片结构的基础工艺。从层间介质到金属互连线，从阻挡层到钝化层，每一层薄膜都关系着芯片的性能和可靠性。而选择CVD、PVD还是ALD，取决于薄膜的材料、厚度、台阶覆盖要求、工艺温度预算和成本。

三种主流工艺的起源与定位

我在FAB的第一份工作是薄膜工艺工程师，负责管理CVD和PVD设备。那时候每天的工作就是处理各种工艺异常——膜厚不均、颗粒超标、薄膜剥离等。干了两年最大的感悟：没有完美的沉积工艺，只有最适合特定应用的工艺。

CVD（化学气相沉积）利用气态前驱体在加热的晶圆表面发生化学反应，生成固态薄膜。它的优点是膜质致密、台阶覆盖率好、可以沉积多种材料。缺点是温度较高（典型300-800C），对前驱体的选择有限制。PVD（物理气相沉积）通过物理方法（通常是溅射）将靶材原子轰击出来，沉积在晶圆表面。PVD的优点是温度低、沉积速率快、纯度高。缺点是台阶覆盖率差、不适用于高深宽比结构。

ALD（原子层沉积）是CVD的"升级版"，通过交替通入两种前驱体，利用表面的自限制反应，实现逐层生长。ALD最大的优势是精确的膜厚控制（0.1nm级）和优异的台阶覆盖率。缺点是沉积速率极慢，每小时只能生长几十纳米，适用于对膜厚和均匀性要求极高的薄层。

▲ CVD/PVD/ALD综合性能对比、应用分布、沉积温度对比及台阶覆盖率对比

CVD技术详解

CVD本身也有很多细分品种。APCVD（常压CVD）是最早的CVD技术，简单但薄膜均匀性差，已基本被淘汰。LPCVD（低压CVD）通过降低反应腔压力（0.1-1 Torr）改善均匀性，是成熟制程中常用的SiO2和Si3N4沉积方法。LPCVD温度较高（600-800C），不适合对热预算敏感的先进制程。

PECVD（等离子体增强CVD）加入了等离子体来辅助化学反应，使沉积温度降低到300-400C。PECVD是目前FAB中使用最广泛的CVD技术，覆盖ILD（层间介质）、IMD（金属间介质）、硬掩模、钝化层等多种应用。HDP-CVD（高密度等离子体CVD）进一步提高了等离子体密度，改善了高深宽比结构的填充能力。

SACVD（次常压CVD）在100-500 Torr的压力下工作，结合了APCVD的高沉积速率和LPCVD的均匀性。MOCVD（金属有机CVD）使用金属有机前驱体，用于沉积III-V族化合物半导体材料，如GaN、GaAs等，在LED和功率器件领域应用广泛。

PVD技术详解

PVD在半导体制造中的主要应用是金属薄膜沉积。常用的PVD技术包括磁控溅射（Magnetron Sputtering）和热蒸发（Thermal Evaporation）。磁控溅射使用磁场增强等离子体对靶材的轰击效率，是目前PVD的主流技术。

PVD在FAB中最典型的应用是Ti/TiN阻挡层沉积和Cu种子层沉积。在铜互连工艺中，先用PVD在沟槽中沉积一层Ta/TaN阻挡层（防止Cu扩散），再沉积一层Cu种子层（为后续的电镀提供导电层）。PVD的台阶覆盖率在高深宽比结构中是个大问题——当深宽比超过5:1时，PVD的覆盖率会急剧下降。

PVD的长处是沉积速率快、薄膜纯度高、温度低、成本相对低。局限性主要是台阶覆盖率差和需要定期更换靶材。靶材的利用率通常只有30-40%，其余都浪费了。

▲ CVD细分市场份额、ALD循环过程、国产设备市场份额及成本构成对比

ALD技术详解

ALD是三种工艺中最年轻但发展最快的技术。它的核心机制是自限制表面反应：第一步，通入前驱体A，A分子吸附在晶圆表面形成单层（约0.1nm）；第二步，用惰性气体吹扫多余的前驱体；第三步，通入前驱体B，B与A反应生成目标薄膜；第四步，再次吹扫。一个循环只生长约0.1nm，重复N个循环就得到N x 0.1nm的薄膜。

ALD的最大优势是原子级的膜厚控制和完美的台阶覆盖率。在深宽比50:1的结构中，ALD的覆盖率仍然可以达到90%以上，这是CVD和PVD望尘莫及的。因此，在先进制程的高k栅介质（HfO2）、金属栅极功函数调节层、阻挡层等应用中，ALD是首选工艺。

ALD也分两种：热ALD（Thermal ALD）和等离子体增强ALD（PEALD）。热ALD温度较高（250-400C），通过加热提供反应所需的活化能。PEALD使用等离子体降低反应温度（150-300C），扩展了ALD的应用范围。ALD的局限性是沉积速率极慢，典型的沉积速率只有0.05-0.1nm/cycle，速度是PECVD的百分之一。

如何选择合适的工艺

选择CVD、PVD还是ALD，需要综合考量以下几个因素。第一是膜厚要求。如果需要纳米级精确控制，ALD是唯一选择；如果膜厚在数百纳米以上且精度要求不高，CVD或PVD即可。

第二是台阶覆盖率。深宽比超过10:1的结构必须使用ALD；5:1到10:1可以使用HDP-CVD；低于5:1则CVD和PVD都可以考虑。第三是工艺温度。如果后续工艺对热预算敏感，需要选择低温工艺——PECVD（350C）、PEALD（200-300C）或PVD（室温-200C）。

第四是材料体系。有些材料只能用特定工艺沉积。例如高k材料HfO2只能用ALD沉积；SiO2和Si3N4可以用CVD或ALD；金属Cu和Al通常用PVD沉积。第五是成本。PVD设备相对便宜，ALD设备居中，CVD设备价格范围最广。从单位产出成本看，CVD通常最低，ALD最高。

深宽比是选型的第一分界线：深宽比低且要求不极端的结构，PVD 的成本优势明显；深宽比升到 5:1 以上，CVD 的保形性开始成为必要条件；超过 10:1 或要求原子级厚度控制时，通常只能走 ALD。

薄膜选型必须放进整条工艺链里评估：沉积方式会改变后续刻蚀的选择比与清洗的耐受度，只看沉积本身的指标做决定，常见代价会在后道工序出现。

ALD 通过交替通入两种前驱体、利用自限制表面反应逐层生长，每一循环只增加约一个原子层厚度，因此厚度控制精度最高、保形性最好，代价是产能低、单层成本高。

高温沉积工艺未评估对已有结构的热影响，造成已形成的浅结扩散或应力累积。

沉积方案的热预算与产能约束可行性评估。

薄膜的均匀性在片内通常呈径向分布，与前驱体气流分布和温度分布有关。若改用旋转或改变喷淋头间距能改善均匀性，说明主要限制因素是气流而非温度。

国产沉积设备现状

在薄膜沉积设备领域，国产化进展很快但仍有差距。北方华创（NAURA）的PVD和CVD设备已在28nm产线通过了验证，中微公司（AMEC）的CVD和刻蚀设备在存储芯片制造中表现不错。拓荆科技（Piotech）的PECVD和ALD设备也在多家晶圆厂实现了规模化应用。

据SEMI数据，2025年中国国产薄膜沉积设备的市场规模占比约为42%，预计到2027年将超过50%。但在高端应用方面，如用于5nm以下先进制程的ALD和HDP-CVD，应用材料（AMAT）和泛林（Lam）仍然占据绝对主导地位。

PVD 以物理方式把靶材原子打到晶圆上，方向性强，因此平面致密但侧壁覆盖弱。高深宽比结构上若用 PVD，必须在设计阶段就接受侧壁变薄这一事实并预留余量。

沉积速率不是越高越好：速率过高往往意味着反应控制不足，容易生成粗糙表面与较差的保形性，对高深宽比结构尤其不利。

CVD、PVD、ALD 的选型本质是三个约束之间的权衡：图形深宽比决定需要的保形性，热预算决定可用的温度窗口，产能与成本决定可接受的循环时间。三者不可兼得时，先满足最难妥协的一项，其余用工艺组合弥补。

高深宽比结构的沉积方式选型与工艺组合设计。

靶材或前驱体更换后未重新做均匀性验证，只因膜厚均值达标就放行。

把实验室条件下的沉积结果直接放大到量产机台，未验证片内均匀性与批次重复性。

结语

CVD、PVD和ALD各有各的优势和局限。在实际FAB中，它们不是竞争关系，而是互补关系。一片28nm芯片在制造过程中可能需要经过50-80次薄膜沉积，其中CVD、PVD和ALD各司其职。选择合适的工艺组合，需要在性能、成本和效率之间找到最佳平衡。

💬 你在工作中主要用哪种沉积工艺？遇到过哪些薄膜质量问题？有没有什么"独家经验"想分享？欢迎在评论区留言讨论！如果觉得这篇对比有帮助，记得点赞收藏，我会持续更新半导体工艺系列文章。

---

沉积工艺的温度窗口由两个边界共同确定：温度过低会导致前驱体分解不充分、膜质疏松；温度过高则可能引起已形成结构的形变或杂质扩散。工艺开发的第一步通常是确定这个窗口。

薄膜掺杂可以调节电性、应力与结晶状态，但也可能引入缺陷或改变刻蚀速率。掺杂浓度的选择需要同时考虑电性与工艺兼容性。

CVD 依靠气相前驱体在表面反应成膜，保形性由表面反应速率与扩散速率的相对关系决定：反应受扩散限制时保形性好，受表面反应限制时容易在开口处堆积形成悬垂。温度与压力是最主要的调节手段。

薄膜应力来源于热膨胀系数失配与生长过程中的微观结构。张应力会让硅片呈凹形，压应力呈凸形；应力过大还会引起膜裂、剥离或光刻套刻偏移。应力可通过温度、压力与掺杂逐步调节。

选型时只对比单一指标（如只看保形性），忽略热预算与产能约束，方案在量产阶段无法落地。

【常见坑】

• 只监控膜厚不看应力。膜厚完全达标但应力超标的批次，在后续高温工序后会出现翘曲或图形偏移，问题暴露时已经晚了两三道工序。
• 把台阶覆盖率当作固定指标。覆盖率随图形深宽比与密度变化，用一个数值代表所有图形会漏掉最险的关键结构。
• 在 ALD 上追求产能而压缩循环时间，导致前驱体吹扫不彻底，薄膜中出现杂质或厚度不均。
• PVD 靶材寿命末期的膜厚均匀性变化未纳入监控，靶材侵蚀形成凹坑后膜厚分布会明显变差。
• 忽略沉积前表面状态。表面氧化层或残留物会显著影响成核与附着力，导致后续出现剥离。

常见问题（FAQ）

Q：为什么沉积后硅片明显翘曲？

A：优先查薄膜应力与膜厚：应力乘以厚度得到作用在衬底上的弯矩，所以厚膜即使应力不高也可能造成可观测翘曲。其次是背side 沉积或夹具夹持带来的额外应力。可先测沉积前后曲率变化，反算应力。

Q：ALD 这么慢，为什么还值得用？

A：当结构深宽比超过约 10:1、或者需要亚纳米级厚度控制时，CVD 与 PVD 的覆盖率与精度已经无法满足。ALD 是「能用别的就不用」的工艺，只有其他方案失效时才值得付出产能代价。

Q：台阶覆盖不足会带来什么后果？

A：侧壁膜厚偏薄会在后续刻蚀或清洗中被击穿，形成断线或漏电通道。这类缺陷往往在电测阶段才暴露，追溯时需要回到沉积工序的覆盖率数据。

Q：薄膜应力可以通过哪些手段调节？

A：主要手段包括沉积温度、腔体压力、射频功率、气体配比与后退火。另外掺杂会改变晶格结构进而影响应力。调节时需要同时观察应力的符号与幅值，仅看幅值可能调反方向。

Q：为什么沉积后要立刻测量而不是等后续工序？

A：沉积参数与膜厚、应力之间是即时对应关系，越早测量越容易把偏差归因到沉积工序。若等到后续工序再发现异常，偏差来源可能已被后续工艺叠加放大，追溯难度显著上升。因此把沉积后的即测作为常规动作是必要的。

Q：保形性和致密度哪个更重要？

A：取决于结构与应用。高深宽比结构的填充与覆盖更依赖保形性；需要作为阻挡层或绝缘层的薄膜则更看重致密度。两者的工艺条件常有冲突（低压利于保形但可能降低致密度），需要按用途确定优先级。

Q：CVD、PVD、ALD 三者能否互相替代？

A：多数情况下不能整体替代，但可以组合使用。常见做法是 PVD 做种子层或导电层、CVD 做大面积填充、ALD 做最关键的薄阻挡层或高深宽比结构。选型的核心不是挑一个最好的工艺，而是把各自的长处分配到最合适的位置。

【总结】

薄膜沉积的难点往往不在单点技术，而在于把原理、数据与现场验证串成闭环。CVD、PVD和ALD各有各的优势和局限。在实际FAB中，它们不是竞争关系，而是互补关系。一片28nm芯片在制造过程中可能需要经过50-80次薄膜沉积，其中CVD、PVD和ALD各司其职。选择合适的工艺组合，需要在性能、成本和效率之间找到最佳平衡。PVD 以物理方式把靶材原子打到晶圆上，方向性强，因此平面致密但侧壁覆盖弱。高深宽比结构上若用 PVD，必须在设计阶段就接受侧壁变薄这一事实并预留余量。建议先用小范围试点验证有效性，再逐步扩大适用范围，并保留完整的数据与判断记录以便复盘。

术语速查

• ALD（Atomic Layer Deposition，原子层沉积）：以自限制表面反应逐层生长薄膜的技术，厚度控制可达原子级。　工程意义：保形性极佳，是先进节点薄阻挡层与高 k 介质的关键工艺。
• PVD（Physical Vapor Deposition，物理气相沉积）：通过溅射或蒸发将靶材材料物理转移到硅片表面成膜的工艺。　工程意义：薄膜致密、纯度高，但台阶覆盖性较弱。
• CVD（Chemical Vapor Deposition，化学气相沉积）：通过气相前驱体在硅片表面发生化学反应生成固态薄膜的工艺。　工程意义：保形性好，适合高深宽比结构的填充前铺垫。
• NA（Numerical Aperture，数值孔径）：投影物镜收集衍射光的角度范围，直接决定分辨率极限。　工程意义：提高 NA 可提升分辨率，但会压缩焦深。

相关阅读

• PVD、CVD、ALD到底怎么选？一张图讲清楚薄膜沉积选型的底层逻辑
• 半导体薄膜沉积：PVD与CVD选择及均匀性优化
• 薄膜沉积技术：CVD/PVD/ALD三种工艺一图看懂
• 半导体CVD工艺：化学气相沉积原理与薄膜质量控制

进阶：薄膜沉积的通用工程判据

薄膜沉积·实践参考

薄膜类问题的通用归因顺序建议为：先确认片内分布形态（径向 / 随机 / 与腔体位置相关），再确认时间相关性（随累计工时漂移 / 突变），最后才拆解配方的温度、压力、功率三要素。

📚 同栏目延伸阅读：刻蚀工艺各向异性：干法刻蚀vs湿法刻蚀怎么选、晶圆制造全流程：从砂子到芯片的完整旅程、封装工艺解析：芯片穿上的最后一件衣服，决定了性能与寿命、氧化工艺详解：从Deal-Grove模型到栅氧均匀性实战